ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД Советский патент 2005 года по МПК H03M1/44 

1. Преобразователь угла поворота вала в код, содержащий синусно-косинусный вращающийся трансформатор, выходы которого подключены к входам коммутатора квадрантов, первый аналоговый выход которого подключен к одному информационному входу первого из последовательно соединенных формирователей кода младших разрядов, фазосдвигающий элемент, выход которого подключен к входу формирователя импульсов, генератор импульсов, элемент И, регистр, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью повышения точности и быстродействия преобразователя, в него введен блок преобразователя кода Грея в арифметический, входы которого подключены к цифровым выходам коммутатора квадрантов и формирователей кода младших разрядов, а выходы подключены к информационным входам регистра, входы фазосдвигающего элемента подключены к выходам синусно-косинусного вращающегося трансформатора, выход формирователя импульсов соединен с управляющим входом регистра и одним входом элемента И, другой вход которого подключен к выходу генератора импульсов, а выход соединен с синхронизирующими входами коммутатора квадрантов и формирователей кода младших разрядов, второй аналоговый выход коммутатора квадрантов соединен с другим информационным входом первого формирователя кода младшего разряда.

2. Преобразователь по п.1, отличающийся тем, что формирователь кода младших разрядов содержит суммирующий усилитель, компаратор, триггер, два инвертора и два переключателя, входы суммирующего усилителя являются информационными входами формирователя кода, один вход суммирующего усилителя подключен к одному информационному входу первого переключателя, другой вход суммирующего усилителя через первый инвертор подключен к другому информационному входу первого переключателя, выход суммирующего усилителя подключен к входу компаратора, входу второго инвертора и одному информационному входу второго переключателя, другой информационный вход которого подключен к выходу второго инвертора, выход компаратора подключен к информационному входу триггера, выход которого является цифровым выходом формирователя кода и подключен к управляющим входам переключателей, синхронизирующий вход триггера и выходы переключателей являются соответственно синхронизирующим входом и аналоговыми выходами формирователя кода.