Усилитель с дискретным коэффициентом усиления Советский патент 1982 года по МПК G06G7/12 

Изобретение относится к усилител ной технике и может быть использовано в аналоговых вычислительных машинах. Известен усилитель с дискретным коэффициентом усиления, содержащий усилительные блоки, ключи, компараторы, источники опорного напряжения блок управления t1 . Недостатком этого усилителя является низкая точность работы. Наиболее близким к предлагаемому является усилитель с дискретным коэффициентом усиления, содержащий усилительные блоки, ключи, компараторы, первый и второй источники опорных напряжений, блок управления дешифратор, блок синхронизации, реве сивный двоичный счетчик, триггер, блок памяти С2. Этот усилитель с дискретным коэффициентом усиления характеризуется сложной функциональной схемой и низкой надежностью работы. Целью изобретения является упрощение и повышение надежности работы с сохранением быстродействия и точности . Для достижения поставленной цели в усилитель с дискретным коэффициентом усиления, содержащий соединенные . последовательно п усилительных блоков, п ключей, выход каждого усилительного блока подключен ко входу соответствующего ключа, первый и второй компараторы, первые входы которых соединены с выходами п ключей и являются выходом усилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго компараторов, первый дополнительный ключ, вход которого соединен со входом первого усилительного блока, выход первого дополнительного ключа подключен к выходам ключей, блок управления, триггер, реверсивный двоичный счетчик, дешифратор, блок памяти, блок синхронизаци выходы первого и второго компараторов соединены с первым и вторым Bxo дами блока управления, вход запрета которого подключен к первому выходу блока синхронизации, второй выход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсивного двоичного счетчика, первый и второй счетные входы которого подключены к первому и второму выходам блока управления, прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выхор блок управления подключен к счетному входу триггера, третий выход блока синхронизации соединен с тактовым входом триггера и разрядным входом реверсивного двоичного счетчика, пе вый и второй прямые выходы которого подключены соответственно к первым вторым информационным входам блока памяти и дешифратора, выходы блока памяти являются цифровым выходом усилителя, выходы дешифратора подключены к управляющим входам п ключей и первого дополнительного ключа, четвертый выход блока синхронизации соединен с входом сброса памяти блока памяти, вход блока синхронизации является входом синхронизации усилителя, введены дополнительный усилительный блок и второй дополнительный ключ, вход которого соединен с входом дополнительного усилительного блока и является входом усилителя, выход ;второго допол нительного ключа подключен к выходу дополнительного усилительного блока и к входу первого из п усилительных блоков, инверсный выход триггера соединен с управляющим входом вт рого дополнительного ключа и третьим информационным входом блока ходы и первый и второй инверсные выходы реверсивного счетчика подклю чены соответственно к первому и второму, третьему и четвертому дополнительным входам блока управления. Блок управления содержит элементы И-НЕ, вход первого элемента И-Н является первым информационным вхо дом блока управления, выход первог элемента И-НЕ подключен к первому входу второго элемента И-НЕ, первый вход третьего элемента И-НЕ является вторым информационным входом блока управления, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, второй вход второго элемента И-НЕ подключен к первому входу пятого элемента И-НЕ, второй вход которого соединен с первым входом шестого элемента И-НЕ, второй вход которого подключен к первому входу седьмого элемента И-НЕ, второй вход которого соединен с первыми входами восьмого и девятого элементов И-НЕ, первый вход третьего элемента И-НЕ подключен- к второму входу шестого элемента первым входам десятого и одиннадцатого элементов И-НЕ, третьи входы шестого и седьмого элементов И-НЕ соединены с вторым входом третьего элемента И-НЕ, третий вход второго элемента И-НЕ подключен к третьему входу пятого элемента И-fiE, четвертый вход которого соединен с выходом первого элемента И-НЕ и с вторыми входами восьмого и девятого элементов И-НЕ, второй вход пятого э eмeнтa И-НЕ подключен к второму входу десятого элемента И-НЕ, первый вход девятого элемента И-НЕ соединен с вторым входом одиннадцатого элемента И-НЕ, третьи входы третьего и восьмого элементов И-НЕ соединены между собой, выход второго элемента И-НЕ подключен к второму входу четвертого элемента И-НЕ, выходы пятого, шестого, седьмого и восьмого элементов И-НЕ подключены к соответствующим входам двенадцатого элемента И-НЕ, выходы девятого, десятого и одиннадцатого элементов И-НЕ соединены с соответствующими входами тринадцатого элемента И-НЕ, вторые входы десятого и одиннадцатого элементов И-НЕ являются соответственно первым и вторым входами блока управления, третьим входом которого является четвертый вход второго элемента И-НЕ, первым, вторым и третьим выходами блока управления являются соответственно выходы двенадцатого, тринадцатого и четвертого элементов И-НЕ, третий вход второго и первый вход пятого элементов И-НЕ являются соответственно первым и вторым дополнительным входами блока управления третьим и четвертым дополнительными входами которого являются соответственно третий вход восьмого и третий вход седьмого эле ментов И-НЕ. На фиг.1 приведена функциональна схема предлагаемого усилителя с дис ретным коэффициентом усиления; на фиг.2 - функциональная схема блока управления. На фиг.1 и фиг.2 обозначены вход 1,дополнительный усилительный блок 2,первый, второй, .., п-ый усилительный блоки 3-1, 3-2, ..., , первый и второй дополнительные ключи «и 5, первый второй, ,.., п-ый ключи 6-1, 6-2, ..., 6-п, первый и второй источники 7 и 8 опорных напряжений , первый и второй компараторы 9 и 10, блок 11 управления,дешиф ратор 12, триггер 13, реверсивный двоичный счетчик 1, блок 15 памяти, блок 16 синхронизации, вход 1 синхронизации, выход 18 и цифровой выход 19 усилителя, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и три|Надцатый элементы И-НЕ 20, 21, 22, ;23, , 25, 26, 27, 28, 29, 30, 31 и 32, первый и второй информационные входы 33 и З, первый, второй и третий входы 35, Зб и 37, пер вый, второй и третий выходы ЗВ, 39 и 9, первый, второй, третий и четвертый дополнительные входы 1, (2, 43 и kk, Усилитель с дискретным коэффициентом усиления работает следуюзим образом. На вход 17 синхронизации поступа ет импульс запуска. Под его воздействием блок 16 синхронизации начина ет цикл работы, при котором йначале вырабатывается импульс переписи кода усиления и подается в блок 15 памяти, затем импульс установки в исходное состояние. Триггер 13 устанавливается в положение, при котором на его инверсном выходе О а реверсивный двоичный счетчик 1 устанавливается в полох §ние, при котором на его прямых выходах устанавливаются 1. Сигналы с реверсив ного двоичного счетчика 14 поступают на дешифратор 12, который обеспечивает замкнутое состояние послед него из п ключей 6-h и разомкнутое состояние остальных ключей. Потенциал с инверсного выхода триггера 13 обеспечивает замкнутое состояние второго дополнительного ключа 5. Усилительные блоки 3-1, 3-2,..., 3-п , имеют одинаковые коэффициенты усиления, равные 2, а дополнительный усилительный блок 2 имеет коэффициент усиления, равный 2 где к - число выходов дешифратора 12. Таким образом, в исходном состоянии усилитель с дискретным коэффициентом усиления устанавливается на усиление 2. При этом через последний ключ 6-п сигнал со входа 1, усиленный в 2 раз, подается на выход 18. Если этот усиленный сигнал (выбор- ка сигнала ) та.кой величины, что срабатывает первый компаратор 9, то через блок 11 управления обеспечивается перевод реверсивного двоичного счетчика 1t из состояния 11 в состояние 10 в момент заднего фронта поступившего на его вход от блока 16 синхронизации первого импульса выбора усиления. При этом состояние триггера 13 не меняется. Дешифратор 12 по сигналам от реверсивного двоичного счетчика 14 обеспечивает размыкание последнего ключа 6-п и замыкание предпоследнего 6-(п-1), (или, например, ключа 6-2), т.е. на выход 18 поступит усиленная в 2 раз выборка сигнала со входа 1. Этот усиленный сигнал сравнивается первым и бторым компараторами 9 и 10. Если сигнал выборки достаточно большой величины, то через блок 11 управления реверсивный двоичный . счетчик 14 переводится в состоя ние 01 по заднему фронту второго импульса выбора усиления от блока 16 синхронизации. Дешифратор 12 при этом обеспечивает размыкание ключа 6-2 и замыкание ключа 6-1. Если же к моменту прихода первого импульса выбора усиления величина сигнала выборки лежит в пределах между величинами опорных напряжений, то состояние всех функциональных локов не изменяется, то же происхоит, если величина сигнала выборки не меняется к моменту прихода второго импульса выбора усиления, т.е. беспечивается величина коэффициена усиления, равная 2. Состояние ункциональных блоков не изменится при третьем импульсе выбора усиения, если величина сигнала выборки осталась прежней, так как блок 11 управления блокируется импульсом запрета от блока 16 синхронизации. Если же к этому моменту величина сигнала выборки увеличилась и оказалась выше верхнего опорного напря жения, то импульс запрета не препятствует блоку 11 управления перевести реверсивный двоичный сметчик в состояние 10, при котором дешифратор 1. обеспечивает величину коэффициента усиления, равную 2 Если же перед первым или вторым ийпульсом выбора усиления величина выборки сигнала меньше нижнего опор ного уровня, то срабатывает второй компаратор 10. Блок 11 управления разрешает по заднему фронту импульса выбора усиления перевод триггера 13 в состояние 1 на инверсном вхо де, а реверсивный двоичный счетчик 1A переводится в состояние 01 Этим достигается размыкание второго дополнительного ключа 5 и последнего ключа 6-п и замыкание первого ключа 6-1, что обеспечивает усиление, равное 2, Усиленная выборка передается на входы первого и второго компараторов 9 и 10. Если к моменту очередного импульса выбора усиления обеспечивает . ся величина выборки больше верхнего опорного напряжения, то через блок 11 управления обеспечивается перевод реверсивного двоичного счет чика 1 в состояние, при котором величина коэффициента усиления равна 2 . Если же величина сигнала выборки меньше нижнего опорного напря жения, то через блок 11 управления, реверсивный двоичный счетчик 1 и д шифратор 12 обеспечивается величина коэффициента усиления, равная 2 При поступлении третьего импульса выбора усиления, если к моменту его прихода величина сигнала выборки выше верхнего опорного напряжени то блок 11 управления переводит три гер 13 в состояние О по инвертному выходу, а реверсивный двоичный счетчик 1 возвращается в исходное состояние. В случае, когда перед приходом третьего импульса выбора усиления величина коэффициента усиления равна величина сигнала выборки меньше нижнего опорного напряжения, то через второй компаратор 10, блок 11 управления по заднему фронту тре тьего импульса выбора усиления обес печивается перевод реверсивного двоичного счетчика 1 в состояние 11. При этом размыкается ключ 6-2 и замыкается ключ 6-п. После окончания выборки с приходом очередного импульса сихронизации вырабатывается импульс переписи кода усиления в блок 15 памяти и в него же записывается состояние инверсного выхода триггера 13 в состояние реверсивного двоичного счетчика 14. По сравнению с прототипом предлагаемый усилитель с дискретным коэффициентом усиления обладает более ..о. простой функциональной схемой и повышенной надежностью работы при сохранении быстродействия и точности работы. Формула изобретения 1, Усилитель с дискретным коэффициентом усиления, содержащий соединенные последовательно п усилительных блоков, п ключей, причем выход каждого усилительного блока подключен к,входу соответствующего ключа, первый и BTOpovt компараторы, первые входы которых соединены с выходами п ключей и являются выходом усилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго компараторов, первый дополнительный ключ, вход которого соединен с входом первого усилительного блока, выход первого дополнительного ключа подключен к выходам ключей, блок управления, триггер, реверсивный двоичный счетчик, дешифратор, блок памяти, блок синхронизации, выходы первого и второго компараторов соединены с первым и вторым входами блока управления, вход запрета которого подключен к первому выходу блока синхронизации, второй вь1ход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсивного двоичного счетчика, первый и второй счетные входы которого под слючены к первому и второму выходам блока управления,прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выход блока управления подключен к счетному входу триггера, третий выход блока синхронизации соединен с тактовым входом триггер и разрядным входом реверсивного двоичного счетмика, первый и второй прямые выходы которого подключены соответственно к первым и вторым информационным входам блока памяти и дешифратора, выходы блока памяти являются цифровым выходом усилителя, выходы дешифратора подключены к управлящим входам . ключей и первого дополнительного ключа, четвертый выход блока синхронизации со динен с входом сброса памяти, вход блока синхронизации является входом синхронизации усилителя, отличающийся тем, что, с целью упрощения и повышения надежности работы усилителя,в негО.-введены дополнительный усилительный блок и второй дополнительный ключ, вход которого соединен с входом дополнительного усилительного блока и явля ется входом усилителя, выход второго дополнительного ключа подключен к выходу дополнительного усилительного блока и к входу первого из ti усилительных блоков, инверсный выход триггера соединен с управляющим входом второго дополнительного ключа и третьим информационным входом блока памяти, первый и второй прямые выходы и первый и второй инверсные выходы реверсивного счетчика подключены соответственно к первому и второму, третьему и четвертому дополнительным входам блока управления. 2. Усилитель по п.1, о т л и чающийся тем, что блок управления содержит элементы И-НЕ, вход первого элемента И-НЕ является первым информационным входом бло ка управления, выход первого элемен та И-НЕ подключен к первому входу второго элемента И-НЕ, первый вход третьего элемента И-НЕ является вторым информационным входом блока управления, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, второй вход второго элемента И-НЕ подключен к первому входу пятого элемента И-НЕ, второй вход которого соединен с первым входом шестого элемента И-НЕ второй вход которого подключен к первому входу седьмого элемента .И-НЕ, второй вход которого соединен С первыми входами восьмого и девятого элементов И-НЕ, первый вход третьего элемента И-НЕ подключен к.второму входу шестого элемента И-НЕ, к первым входам десятого и одиннадцатого элементов И-НЕ, третьи входы шестого и седьмого элементов И-НЕ соединены с вторым входом третьего элемента И-НЕ, третий вход второго элемента И-НЕ подключен к третьему входу пятого элемента И-НЕ, четвертый вход которого соединен с выходом первого элемента И-НЕ и с вторыми входами восьмого и девятого элементов И-НЕ, второй вход пятого элемента И-НЕ подключен к второму входу десятого элемента И-НЕ, первый вход девятого элемента соединен с вторым входом одиннадцатого элемента И-НЕ, третьи входы третьего и восьмого элементов И-НЕ соединены между собой, выход второго элемента И-НЕ подключен к второму входу четвертого элемента И-НЕ, выходы пятого, шестого,сседьмого и восьмого элементов И-НЕ подключены к соответствующим входам двенадцатого элемента И-НЕ, выходы девятого, десятого и одиннадцатого элементов И-НЕ соединены с соответствующими входами тринадцатого элемента И-НЕ, вторые входы десятого и одиннадцатого элементов И-НЕ являются соответственно первым и вторым входами блока управления, третьим входом которого является уетвертый вход второго элемента И-НЕ, первым, вторым и третьим выходами блока управления являются соответственно выходы двенадцатого, тринадцатого и четвертого элементов И-НЕ, третий вход второго и первый вход.пятого элементов И-НЕ являются соответственно первым и вторым дополнительными входами блока управления, третьим и четвертым дополнительными входами которого являются соответственно третий вход восьмого и третий вход седь-. мого элементов И-НЕ. Источники информации, принятые во внимание при экспертизе 1.Патент Франции № 2110758, кл. Н 03 G 3/00, опублик.1972. 2.Авторское свидетельство СССР № 482758, кл. G Об F 15/20, 1968 (прототип).