Триггер Советский патент 1988 года по МПК H03K3/37 

(Л

4

Од

со

О)

со

ГЧ)

Изоберетение относится к импульсной технике и может быть использовано в цифровых логических устройствах и системах при повышенных требованиях к нагрузочной способности. Целью изобретения является расширение области применения. Триггер содержит элементы И-НЕ 1-8 и инверторы 9,10,14,16. На входы 11 и 12 подаются импульсы установки и сброса. При любом соотношении задержек срабыты- вания элементов сигналы на выходах элементов 4,13 и 8,15 переключаются через промежуточные состояния логического нуля, что обеспечивает функциональную достоверность выходной информации. 1 з.п. ф-лы, 2 ил.

(fjue.l

Изобретение относится к радиоэлектронике и может быть использовано в вычислительной и импульсной технике при построении устройств на потенци- альных логических элементах.

Цель изобретения - расширение об- ласти применения триггера.

На фиг.1 представлен триггер; на фиг.2 - временная диаграмма работы триггера.

Триггер (фиг.1) содержит первый 1, второй 2, третий 3, четвертый 4, пятый 5, шестой 6, седьмой 7 и восьмой 8 элементы И-НЕ и первый 9 и второй 10 инверторы, выход первого элемента 1 соединен с первым входом второго элемента 2, выход которого соединен с первым входом третьего элемента 3, второй вход и выход которого соедине- Ны соответственно с выходом первого инвертора 9 и первым входом четвертого элемента 4, выход которого соединен с входом вторбго инвертора 10, выход пятого элемента 5 соединен с первым входом шестого элемента 6, второй вход которого соединен с выходом второго элемента 2, второй вход которого соединен с выходом шестого элемента 6 и первым входом седьмого элемента 7, второй вход и выход которого соединены соответственно с выходом второго инвертора 10 и первым входом восьмого элемента 8, выход которого соединен с входом первого инверто- ра 9, выходы четвертого 4 и восьмого 8 элементов соединены с входами соответственно пятого 5 и первого 1 элементов, выходы которых соединены с вторыми входами соответственно чет- вертого 4 и восьмого 8 элементо}з, IK входы 11 и 12 соединены с вторыми входами соответственно первого 1 и пятого 5 элементов. Триггер содержит девятый элемент И-НЕ 13 и третий ин- вертор 14, вход которого соединен с выходом девятого элемента 13, входы которого соединены попарно соответственно с выходами третьего 3 и пятого 5 элементов, а выход третьего инвер тора 14 соединен с дополнительным входом седьмого элемента 7.

Дополнительно триггер содержит десятый элемент И-НЕ 15 и четвертый. инвертор 16, вход которого соединен с выходом десятого элемента 15, вхо- ДЫ которого соединены попарно соответственно с выходами первого 1 и седьмого 7 элементов, а выход четвертого инвертора 16 соединен с дополнительным входом третьего элемента 3.

Функционирование триггера (с разветвлением обоих взаимоинверсных сигналов) поясняется временной диаграммой (фиг.2), на которой заштрихованы време1шые интервалы, в течение которых значения входных сигналов на входах П и 12 не влияют на работу триггера. Пусть в исходном состоянии установлены сигналы логического нуля на входе П и на выходах элементов 2,4,7,13 и инверторов 9,б, а на остальных выходах - сигналы логической единицы. По фронту импульса на входе I1 последовательно переключаются элемент 1 в логический ноль, элемент 2 в логическую единицу, элемент 6 в логический ноль и элемент 7 в логическую единицу. По срезу импульса на входе 11 происходит переключение в логическую единицу элемента 1, а затем параллельные переключения в логический ноль элементов 8 и 15 и переключения в логическую единицу инверторов 9 и 16. Элемент 3 переключится в логический ноль только после окончания переключений инверторов 9 и 16 а следовательно и элементов 8 и 15. После чего переключаются в логическую единицу элементы 4 и 13, а инверторы 10 и 14 в логический ноль. Таким образом, фронты импульсов на выходах элементов 4 и 13 всегда задержаны относительно момента появления логического нуля на выходах элементов 8 и 15.

По фронту импульса на входе 12 элемент 5 переключается в логический ноль и далее последовательно переключаются элементы 6 в логическую единицу, 2 в логический ноль и 3 в логическую единицу. По срезу импульса на входе 12 элемент 5 переключается в логическую единицу, затем происходят параллельные переключения элементов 4 и 13 в логический ноль и инверторов 10 и 14 в логическую едиш1цу. Элемент 7 переключится в логический ноль только после окончания переключения инверторов 10 и 14, далее переключаются элементы 8 и 15 в-логическую единицу и инверторы 9 и 16 в логический ноль.

Таким образом, при любом разбросе задержек элементов попарно взаимоинверсные сигналы на выходах элементов 4, 13 и 8, 15 переключаются чере промежуточное состояние логического нул;ч, что позволяет использовать предлагаемый триггер для построения функционально надежных распределительных схем с нагрузочной способностью в два раза большей, чем у прототипа,

Если этой нагрузочной способности недостаточно, то можно итерационно включить в триггер еще дополнительно логические элементы и инверторы. При этом число дополнительных элементов ограничивается только коэффициентом объединения по входу третьего и седьмого логических элементов И-НЕ. Формула изобретения

с целью расширения области применения, он содержит девятый элемент И-НЕ и третий инвертор, вход которого соединен с выходом девятого элемента И-НЕ, входы которого соединены попарно соответственно с выходами третьего и пятого элементов И-НЕ, а выход третьего инвертора соединен с дополнительным входом седьмого элемента И-НЕ.

2. Триггер по п.1, о т л и ч а ю- щ и и с я тем, что содержит девятый элемент И-НЕ и четвертый инвертор, вход которого соединен с выходом десятого элемента И-НЕ, входы которого соединены попарно соответственно с выходами первого и седьмого элементов И-НЕ, а выход четвертого инвертора соединен с дополнительным входом третьего элемента И-НЕ.