Двенадцатиканальный распределитель уровней Советский патент 1983 года по МПК H04L13/14 

Изобретение относится к автомати ке, вычислительной технике, к промышленной электронике, в частности к управлению сложными трехфазными тиристорными мостовыми преобразователями частоты. Известен распределитель импульсо позволяющий получать серию лерекрывающихся импульсов с произвольным с цвигом l 3Однако при построениираспредели теля с ал ов, имеющих продолжитель ность J/2 и сдвинутых один относи тельно другого на Д/6 указанн-ая сх ма оказывается слишком расточительной по аппаратурНЕам затратам. Наиболее близким к предлагаемому является двенадцатиканальный распре делитель уровней, содержащий четыре В|.-триггера, Ct-входы которых соединены с тактовой шиной, а единичные и нулевые выходы подключены ко входам дешифратора, выходы которого соединены с выходными шинами. Закон переключения триггеров задается группой логических ячеек И-НЕ, соединяющих выходы триггеров с соответ ствующими входами С 2 3. К недостаткам известного устройства относится ограниченность функциональных возможностей. Так,-для . тех применений, где требуется продолжительность импульсов Ji/2 с сохранением сдвига между ними в 1/12 периода, необходимо к выходным шина прототипа подключать дополнительную логическую схему, осуществляющую преобразование длительности импульсов с V6 до /2. Цель изобретения - упрощение уст ройства. Указанная цель достигается тем, что в двенадцатиканальном распределителе уровней, содержащем четыре D -триггера, С-входы которых соединены с тактовой шиной,. один инвертор и три двухвходовых элемента И-НЕ, введены двенадцать двухвходовых элементов И и три двухвходовых элемента -ИЛИ, причем единичный выход первого Э;(.-триггера соединен с первыми .входами первого, второго, т:ретьего и четвертого элементов И,а нулевой выход - с вторым входом седьмого и первым входом восьмого, девятого и десятого элементов И, единичный выход второго D -триггера соединен со вторым входами четверто го, пятого и шестого элементбв Ни первьв4 входом седьмого элемента И, а нулевой выход - со вторыми входам первого/ десятого, одиннадцатого и двенадцатого элементов И, единичиШ выход третьего D -триггера соединен с вторыми входами второго и.восьмог элементов И, а нулевой выход - с пе выми входами пятого и одиннадцатого элементов И, единичный выход четвер того Ui-триггера соединен с вторыми входами третьего и девятого элементов И, а нулевой - с первыми входа- . ми шестого и двенадцатого элементов И, D -вход первого Г -триггера соединен с выходом первого элемента ИЛИ, входы которого подключены к выходам второго и пятого элементов И соответственно, Т) -вход второго D -триггера соединен с выходом второго элемента ИЛИ, входы которого подключены к выходам пятого и восьмого элементов И соответственно, D -вход третьего В -триггера соединен с -выходом первого элемента И-НЕ, первый вход которого подключен ко второму входу второго элемента И-НЕ и нулевому выходу четвертого D -триггера, а второй вход соединен с выходом третьего элемента И-НЕ, первый вход которого подключен через инвертор к выходу второго элемента И-НЕ, первый вход которого соединен с единичным выходом третьего р -триггера, а второй вход третьего, элемента И-НЕ соединен с D-входом четвертого Ю.-триггера и выходом третьего элемента ИЛИ, входы.которого подключены к выходам четвертого и десятого элементов И соответственно, выходы всех элементов И подключены к выходной шине. На фиг.1 представлена функциональная схема двенадцатиканального распределителя уровней; на фиг.2 - временные диаграммы его работы. Двенадцатиканальный распределитель {фиг.1) содержит D -триггеры 1, 2, 3 и 4, С-входы которых соединены с такт.овой шиной 5, единичный выход D.J -триггера 1 соединен с пёрвыми входами элементов 6, 7, 8 и 9 И, а нулевой выход подключен ко второму входу элемента 10 И и первыми входами элемейтов 11,12 и 13, И,еди.НИЧНЫ.Й выход D.-триггера 2 соединен с вторыми входами элементов 9, 14 и 15 И и первым входом элемента 10И, нулевой выход D -триггера 1 соединен с первыми входами элементов 11- 13, нулевой выход D -триггера 2 подключен ко вторым входам элементов И 6, 13, 16 и 17, единичный выход )..-триггера 3 соединён с вторыми входами элементов И 7 и 11, а нулевой выход подключен к первым входам элементов И 14 и 16, единичный выход D -триггера 4 соединен с вторыми входами элементов И 8 и 12, а нулевой выход подключен к первым входам элементов И 15 и 17, D-вход р -триггера 1 соединен с выходом элемента 18 ИЛИ, входы которого подключены к выходам элементов И 7 и 14 соответственно, D-вход D -триггера 2 соединен с выходом элемента 19 ИЛИ, входы которого подключены к выходам (элементов И 14 и 11 соответственно. S-BXOfl Dx-триггера 3 соединен.c выходом элемента 20 И-НЕ, входы которого подключены к выходу элемента 21 И-НЕ и нулевому выходу D -тригге ра 4 соответственно, первый вход элемента 21 И-НЕ соединен через инвертор 22 с выходом элемента Ит-НЕ 2 входы которого подключены к единичному выходу D -триггера 3 и нулевому выходу D -триггера 4 соответстве но, а второй вход элемента 21 И-НЕ соединен с J)-входом В -триггера 4 и выходом элемента 24 ИЛИ, входы которого подключены к выходам элеме тов 9 и 13 И соответственно, выходы элементов 6-17 И соединены соответ ственно с выходными шинами 25. Распределитель .работает следующим образом... Пусть в цачалъныЛ момент времени D -триггеры 1-4 находились в нулевом состоянии, т.е. на их единичных, выходах 26 - 33 существовал уровень логического нуля. Логиче.ские элементы И обеспечивгиот в этом .случае наличие сигналов в двенадцатом, первом и втором разрядах - выходных шинах 25. С исчезновением первого тактового импульса переключится в единичное состояние D,-триггер 4, так как на его входе присутствовал сигнал логической единицы. При этом пропадает сигнал в двенадцатом разряде - выходной шине 25 и появляется в третьем разряде - выходной шине 25. Далее переключается в единичное состояние D -триггер 3, что вызывает исчезновение сигнала в первом разряде шине 25 и появление в четвертом разряде - шине 25 и т.д. Рассмотренный процесс продолжается так, что в каждый тактовый Момент времени происходит переключение только одного Dt-триггера 1,2., 3 и 4, а наВЫХОДНЫХ шинах 25 формируются сигналы продолжительностью JT/2 с сдвигом один относительно другого Надежность функционирования предлагаемого устройства такая же, как и прототипа, что обеспечивается самовосстановлением режима при сбоях. Если в результате сбоя распределитель попадает в одно из неиспользуемых состояний, то вторым после сбоя тактовым сигнсшом восстанавливается его нормальное функционирование. Таким образом, пре олагаемый двенадцатикансшьный распределитель уровней, обладая одинаковой с прототипом надежностью и фазовыми сдвигами между выходными сигналами, обеспечивает дополнительно получение большей, чем в прототипе, продолжительности выходных сигналов, равной Ti/2, что расширяет функциональные возможности распределителя. Таким образом, предлагаемый двенадцатиканальный распределитель уровней о.бладает большими функциональными возможностями и меньшей сложностью ПО сравнению с прототипом.

фуг./ п п п п п n п п п п п I

w./ п п п 1 I

ДВЕНАДЦАТИКА АЛЬНЫЙ РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ, содержащий четыре Р -триггера, С-входы которых соединены с тактовой шиной, три двух хрдовых элемента И-НЕ и один инвертор . отличающийся тем, что с целью его упрощения, в него введены двенадцать двухвходовых элементов и и три двухвходовых элемента ИЛИ, причем единичный выход первого В -триггера соединен с первыми входами первого, второго, третьего и четвертого элементов И, а нулевой выход - с вторым входом седьмого И первьлм входом восьмого, девятого и десятого элементов И, единичный выход второго D -триггера соединен с вторыми входами четвертого, пятого и шестого элементов И и первым входом седьмого элемента И, а нулевой,вы-. ход - с вторыми входами первого, де сятого, одиннадцатого и двенадцато ;ГО элементов и, единичный вь1ход третьего D -триггера соединен с вто рыми входами второго и. восьмого элементов И, а нулевой выход - с пер. выми входами пятого и одиннадцатого элементов И, единичный выход четвертого DI -триггера соединен с вторыми входами третьего и девятого элементов И, а нулевой - с первыми входами шестого и двенадцатого элементов И, D-ВХОД первого D -триггера соединен с выходом первого элемента ИЛИ, входы которого подключены к выходам второго и пятого элементов И соот-. ветственно, D -вход второго В.1 -триггера соединен с выходом второго элемента ИЛИ, входы которого подключены к выходам пятого и восьмого элеменсл тов И соответственно, JD -вход третьего D.-триггера соединен с выходом первого элемента И-НЕ, первый вход которого подключен к второму входу второго элемента И-НЕ и нулевому ВЫХОДУ четвертого D.J.-триггера, а второй вход соединен с выходом третьего элемента И-НЕ, первый вход Которого подключен череэ инвертор к выходу второго элемента И-НЕ, первый вход которого соединен с единичным выходом третьего D -триггера, а Од второй вход третьего элемента И-НЕ соединен сD-входом четвертого D триггер.а и выходом третьего элемен00 jTa ИЛИ входы которого подключены к выходам четвертого и десятого элементов И соответственно, выходы всех, (Элементов И подключены к выходной шине.