Устройство для возведения в квадрат @ -разрядных двоичных чисел Советский патент 1988 года по МПК G06F7/552 

(Л

с

1Ч

Изобретение относится к цифровым вычислительным машинам, в частности к устройствам для вьшолнения математических операций в двоичном представлении, может быть испбльзовано в специализированных вычислительных машинах, конкретно в устройстве, определяющем энергетические характеристики биопотенциалов, и является до- полнительным к авт.св. № 699521.

Цель изобретения - повышение надежности за счет непрерывного контроля правильности выполнения операции.

На чертеже представлена функцио- нальная схема устройства.

Устройство содержит сумматоры 1 по модулю два, элементы И 2, одноразрядные сумматоры 3.

Работу устройства можно описать исходя из того, что дл квадратора справедливо следующее соотношение

(X,)(1+Z:(X.)) N(P)+N(S),(1)

-t

где Х- - разряды числа, возводимого в квадрат;

N(P)- число единиц переносов в схеме квадратора;

N(S)- число единиц результата, Устройство производит возведение в квадрат двоичных чисел и результи- рует свертку правой и левой частей соотношения (1) по inod2. При зтом на первые входы сумматоров 1(1)-(п- 1) по модулю два устройства поступают значения разрядов числа, возводимого в квадрат, на второй вход сумматора 1(1) поступает 1. С помощью сумматора 1(2п-1) выполняется функ- сравнения, на первый вход данного сумматору поступает свертка по mod2 левой части соотношения (1), на второй вход - свертка по mod2 правой части, соотношения (1) , а с выхода су матора 1(2п-1) снимается результат сравнения. При равенстве указанных по mod2 на выходе устройства появится О, при наличии сбоя - 1.

Формула изобретения

Устройство для возведения в квадрат п-разрядных двоичных чисел по

авт.св. № 699521, отличающееся тем, что, с целью повьшшния надежности за счет непрерывного контроля правильности выполнения операции, в него дополнительно введены

- 1 т, (п2+5п-2) п-1 элементов И и -- сумматоров по модулю два, объединенных в две группы, первая из которых содержит (п-1), а вторая - сумматоров по модулю два, причем первые входы (п-1)-го сумматора по модулю два первой группы являются входами разрядов соответственно с первого по (п-1)-и устройства, второй вход первого сумматора по модулю два первой группы соединен с входом задания единицы устройства, выход первого сумматора по модудю два первой группы соединен с вторым входом второго сумматора по модулю два той же группы и первым входом первого элемента И, второй вход которого является вто рым входом устройства, выход первого элемента И соединен с вторым входом п-го сумматора по модулю два первой группы, первый вход которого подключен к первому входу устройства, выход п-го сумматора по модулю два первой группы соединен с первым входом сумматора цепочки из последовательно соединенных сумматоров по модулю два первой группы, начиная с (1+п)-го по (2п-2)-Й5 вторые входы -, которых соединены соответственно с выходами элементов И, начиная с второго по (п-1)-й, первый вход (2п-1)- го сумматора по модулю два первой группы соединен с выходом (2п-2) сумматора по два той же группы, а второй вход - с выходом ()

го сумматора по модулю два цепочки сумматоров по модулю два второй группы, вторые входы су маторов по модулю два второй группы соединены с выходами устройства и входами переноса всех одноразрядных сумматоров устройства, выход (2п-1)-го сумматора по модулю два первой группы является выходом сигнала правильности контроля устройства.

Изобретение относится, к области цифровой вычислительной техники и может быть использовано в самых различных областях народного хозяйства. Цель изобретения - повьшение надежности. Устройство содержит сумматоры 1 по модулю два, элементы И 2, одноразрядные сумматоры 3. Надежность, устройства повышается благодаря непрерывному контролю правильности вьшопнения операции. 1 ил.

ВНШПИ Заказ 6289/52

Произв.-полигр. пр-тиа, г. Ужгород, ул. Проектная, 4

Тираж 704

Подписное