Устройство для мажоритарного выбора сигналов Советский патент 1988 года по МПК H03M13/43 

о с

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке резервированной по времени информации. Целью изобретения является упрощение устройства. Устройство формирует на своем сигнальном выходе сигнал в тот момент времени, когда на информационном входе, непосредственно соединенном с инфорьшционным выходом, присутствует истинный сигнал. Устройство не изменяет параметров входного сигнала. Оно содержит два триггера 12, 13, три элемента И 8, 9, 10, два элемента ИЛИ 6, 7 и один элемент ЗАПРЕТ 11. 2 ил.

Фua.i

11

Изобретение относится к автомати- ке и вычислительной технике и может быть использовано при обработке ре- зервирОЕЗниой по времени информации.

Цель H3o6peTetmH - упрощение устройства.

На фиг,1 представлена схема устройства; на фиг,2 временные диаграммы сигналов,

Устройство для мажоритарного выбора сигналов (фиг. J) содержит вход 1 сброса, тактовый вход 2j информацном нын вход 3, дополнительный выход АЭ информационный выход 5 элементы И,ПИ 6 и 7, элементы И , элемент ЗА- , двухтактные RS-триггеры 12

ПРЕТ 1 и 13,

Устройство работает следу1сяцим образом.

Б исходном состоянии триггеры 12 и 13 установлены в нулевое состояние, на входах 1, 2, 3 и выходах 1, сигналы отсутствуют. После каждых трех тактовых сигналов, поступающих иа ВХОД 2, на вход 1 поступает сигнал Сброс. На вход 3 поступает информация , которая транзитом проходит и а выход 5 .

Рассмотрим работу устройства при поступлении на вход 3 комбинаций, в которых первые два сигнала одинаковы т.е. 000,001, ПО и ill. По-окончании первого тактового импульса, по- ступающе го на вход 2, в единичное состояние устанавливается триггер 12 если на входе 3 О, или триггер 13, если на. входе 3 . Второй тактовый импульс подтверждает состояние соответствующего триггера и проходит на выход Д либо через элемент И 9, либо через элемент И 10 (в зависимости от того, нули или единеды поступают на вход 3). С выхода, элемента ИЛИ 7 через элемент ИЛИ б триггеры 12 или 13 устанавливаются в нулевое состояние. По третьему тактовому сигналу в единичное состояние устанавливается один из триггеров 12 или 13, который затем устанавливается в нулевое сос

тояние сигналом Сброс % поступаюп1им на вход 1.

Таким образом, при поступлении на вход 3 комбинаций 000, 001, ПО ипи 111 сигнал на выходе 4 появляется од- повременно с сигналом на выходе 5,

указывая истинное значение входного сигнала.

0

5

о

5

0

5

0

5

0

При обработке комбинаций 010, 011, 100, 101 по первому тактовому импульсу в единичное состояние устанавливается один из триггеров 12 или 13, по второму - другой, а третий тактовый импульс проходит на выход 4 либо через элемент И 9, лийо через элемент И JO и совпадает с истинным значением информа1 онного сигнала на выходе 5. Одно1временно сигналом с выхода элемента ИЛИ 7 через элемент ИЛИ 6 триггеры 12 и 13 устанавливаются в нулевое состояние. Поступающий затем на вход 1 сигнал Сброс подтверждает нулевое состояние триггеров, после чего начинается след тощий цикл приема информации.

Формула изобретения

Устройство для мажоритарного выбо- , ра сигналов, содержащее первый элемент И и элемент ЗАПРЕТ, тактовый и информационный входы устройства соединены соответственно с первым и вторым входами первого элемента И, отличающееся тем, что, С целью упрощения устройства, в него введены второй и третий элементы И, первый и второй элементы ИЛИ, первый и второй двухтактовые RS-триггеры, вход сброса устройства подключен к первому входу первого элемента ИЛИ, эыход которого соединен с нулевыми входами первого и второго двухтактных ИБ-триггеров, единичные входы которых и первые входы второго и третьего элементов И подключены соответственно к выходам первого элемента И и элемента ЗАПРЕТ, иь-формацион- }ный и управляющий входы которог о соединены соответственно с тактовым входом и информационными входом и выходом устройства, прямьзе выходы первого и второго двухтактных RS-тригге- ров подключены соответственно к вторым входам второго и третьего элементов И, выходы которых соединены с первым и вторым входами второго элемента ИЛИ, выход которого подключен к сигнальному выходу устройства и второму входу первого элемента ИЛИ

п

п lii п п

Л1

Ли

п п п I п ri| JTJLljlФиг. 2