Устройство для приема биимпульсных сигналов Советский патент 1989 года по МПК H04L17/16 

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных ап- паратов.

Цель изобретения - повышение помехоустойчивости при воздействии суммарного вида помех дробления и преобладания .

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг„2 - схема делителя частоты; на .фиГоЗ - временные диаграммы

Устройство содержит .блок 1 сравнения, входной согласующий блок 2,усилитель-ограничитель 3, инвертор 4, сдвиговый регистр 5, делители .6 и 7 частоты, RS-триггер 8 и элемент ИЛИ- НЕ 9. Делители 6 и 7 частоты состоят из двоичных счетчиков 10 и П и мажоритарного блока 12,

Устройство работает следующим образом.

Поступающий на вход устройства двуполярньш биимпульсный сигнал через входной согласующий блок 2 посту пает на усилитель-ограничитель 3, на выходе которого формируется однопо- лярный биимпульснь й сигнал, которьп подается на управляющие входы дели- теля 7 частоты-и через инвертор 4 - на вход делителя 6, За счет этого входная информационная последова- тельность в прямом и инверсном виде управляет работой двух делителей 6 и 7, причем, когда разрешена работа одного делителя частоты, блокируется работа другого и наоборот.

Рассмотрим работу отдельного делителя частоты при подаче на его вход информации, представленной в биим- пульсном коде

Опорная тактовая частота поступа

,

ет на С-вкод двоичного счетчика 10, на V-вход которого подается входной биимпульсньш сигнал, нулевой уровень которого является действующим для конкретного делителя частоты. Число разрядов двоичного счетчика 10.равн трем, что соответствует отношению чтоты манипуляции в канале к частоте опорного генератора, равному 1/16 (число квантования элементарной по-

сылки - 16).

в исходный момент времени -.счетчи ни 10 и И находятся в нулевом сое

10

5

-2035

45

50 с-55

- - .

тоянии. Наличие логической единицы в течение первых пяти тактов на управляющем входе делителя частоты блокирует работу двоичного счетчика 10, а следовательно, и всего узла. Появление логического нуля стробируется тактом опорной частоты на С-входе счетчика 10, что приводит к переключению его первого разряда в единицу. Кратковременное появление логической единицы на управляющем входе не влияет на работу схемы, зато новое появление нуля опять стробируется тактовым импульсом по С-входу счетчика 10 и обеспечивает появление единицы на втором разряде и обнуление первого. Дальнейшая работа счетчика 10 соответствует функции цифрового интегратора, состояние разрядов которого определяется суг-1марной длительностью на фоне помехи действующего значения принимаемой посылки. Число разрядов счетчика ,10 (п) выбирается таким образом, что его переполнение поступает при обнаружении более чем половины длительности посылки, т.е. наличие помехи в принимаемом сигнале не оказьшает влияния на правильность работы делителя частоты при условии, что суммарная длительность на интервале анализа действующего значения посылки не менее половины ее длительности и не более чем полторы ее длительности. Факт переполнения счетчика 10 фиксируется счетчиком 11, который сбрасывается в исходное состояние по окончании посылки, когда наличие логических единиц на первом и втором входах мажоритарного блока 12 приводят к появлению единицы на его выходе и сбросу счетчика 11. Установка нового интерв ала отсчета (интегрирования) обеспечивается по R- входу счетчика 10.

Если в предлагаемом устройстве информационный сигнал воздействует на делитель частоты по установочному входу, то в известном - по управляющему. Наличие достаточно интенсивных дроблений в сумме с искажениями вида преобладания может привести к тому, что делителю просто не хватит чистого интервала принятой посьш- ки для ее регистрации. В то же время интегратору необходимо лишь суммарное соответствие принимаемой посьш- ки установленному критерию (в дан

314

ном случае факт приема посылки означает, что принято более половины ее) Из этого следует, что делители частоты 6 и 7 устройства функционируют таким образом, что появление одного импульса на их выходах означает факт регистрации соответствующей посылки.

На фиг,За представлена исходная информация на входе- передатчика (не показан) следующего вида: ... 10010.. На фиГоЗб показан биимпульсный сигнал на выходе передатчика, соответствующий исходной информации, а на фиг.Зв - этот же сигнал после прохождения по каналу передачи и необходимых преобразований уровня, т.е. на выходе усилителя-ограничителя 3.

Как видно из фиг.Зв, исходный сигнал подвергся суммарному воздействию искажений вида дробления и преобладания, которое п ривело к наиболее опасной ситуации для -известного устройства-, Сигнал, представ- ленньй на фиг„3в, пройдя через инвертор 4, поступает на управляющий вход делителя 6 частоты, который из- за присутствия на входе инвертора 4, отрабатывает как истинный единичный уровень посылки. Наличие дроблений в принимаемом срггнале приводит к смещению вправо выходного импульса делителя 6 (фиг.Зг), поскольку переполнение счетчика 10 происходит несколько позже. Появление нулевого уровня на управляющем входе делителя 6 обеспечивает сброс счетчика 11 и, соответственно, появление нуля на выходе делителя 6. Аналогично отрабатываетс появление второй посылки, когда на- личие еще более интенсивных помех приводит к смещению выходного импульса делителя па три четверти длительности посылки. Поскольку следующая посылка является также единич- ной, то установки выходного счетчика не происходит, а срез выходного импульса также смещается. Это приводит к смещению и следующего импуль

са, которое исчезает при изменение уровня информационного сигнала, т.е. при появ лении нулевой посылки.

Аналогичным образом делителем 6 отрабатывается появление следующих единичных посылок, а делитель 7 отрабатывает нулевые посылки, формируя на выходе и яlyльcы, стробирующие каждую посылку (фиг.Зд). Появление вы

5

0 т

3

5 0 5

5

0

0

15

ходного импульса на выходе делителя 6 обеспечивает сброс делителя 7, и наоборот, импульс на выходе делителя 7 сбрасывает делитель 6, Таким включением делителей достигается их взаимная сигнхронизадия, когда граница посылки одного, например, единичного уровня определяет начало посылки другого, соответственно, нулевого

уровня г

Сигналы с выходов делителей 6 и 7 поступают на входы элемента ИЛИ-НЕ 9, на выходе которого фор $ируется сигнал (), являющийся тактовым сигна- ло:.1 сдзигояого регистра 5. На D-вход сдвигового регистра поступает сиг- пал с Бь.хода RS-триггера 8, которьш представляет собой восстановленный, т.е. очищенный от помех выходной сигнал передатчика. При этом могут возникать несоответствия в длительности исходных и восстановленных посылок, что вызвано тем, что интеграторы не устраняют искажения посылок типа преобладания, однако восстановленные посылки свободны от дроблений, а это дает возможность их уверенного стробирования сформированными на вы- ходе элемента 2 ИЛИ-НЕ 9 такта1-;и.

Работа сдвигового регистра 5 и блока 1 аналогична работе соответствую- блоков известного устройства и основана па свойстзе биимпульсного сигнала, которое заключается в том, что если на одно плечо сз мматора по мод},-лю два подать исходный биимпульсный сигнал, а на другое - этот же сигнал, но задержанный на время следования двух биимпульсных посылок, то на выходе сумматора будет получен сигнал, соответствующий инверсному исходной информации. Б связи с этим блок 1 может быть вьшолнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инвертором на выходе, а сдвиговый регистр 5 представляет собой обычный регистр последовательного сдвига, первый и трет){й разряды которого являются его задействоранными выходами. Временные диаграм гы первого, второго и третьего разрядов сдвигового регистра 5 соответствуют диаграммам, представленным на фиг.З ж.з.и, а на выходе устройства - диаграмме на

фиг.Зк

Формула изобретения

1. Устройство для приема биимпульсных сигналов, содержащее входной со5 . 14 гласующий блок, усилитель-ограничитель, первый делитель частоты, сдвиговый регистр, выходы которого соединены с первым и вторым входами блока сравнения, отличающее- с я тем, что, с целью повышения помехоустойчивости при воздействии суммарного вида помех дробления и преобладания, введены инвертор, второй делитель частоты, RS-триггер и элемент ИЛИ-НЕ, выход которого соединен с тактовым входом сдвигового регистра, информационньш вход которого соединен с выходом RS-триггера, R-вход которого соединен с вькодом второго делителя частоты, первым входом элемента ИЛИ-НЕ и установочньтм входом первого делителя частоты, выход которого подключен к S-входу RS-триггера, второму входу элемента ИЛИ-НЕ и установочному входу второго делителя частоты, тактовый вход которого объединен с тактовым входом первого делителя частоты и является тактовым входом устройства, выход входного согласующего блока соединен с входом уси56

лителя-ограничителя, выход которого подключен к управляющему входу второго делителя частоты и через инвертор к управляющему вкоду первого делителя частоты.

2. Устройство по п.1, отличающееся тем, Что первый и

второй делители частоты содержат первый и второй двоичные счетчики и мажоритарный блок, выход которого подключен к R-входу второго двоичного счетчика, выход которого является выходом делителя частоты и подключен к первому входу мажоритарного блока, второй вход которого соединен с шиной начальной установки, причем С-вход второго двоичного счетчика

соединен с выходом первого двоичного счетчика, V-вход которого является управляющим входом первого делителя частоты и подключен к третьему входу мажоритарного блока, R-вход первого

двоичного счетчика является установочным входом делителя частоты, а С-вход - тактовым входом.

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных и в узлах передачи информации телеграфных аппаратов. Цель изобретения - повышение помехоустойчивости при воздействии суммарного вида помех "дроблений" и "преобладаний". Устройство содержит блок 1 сравнения, входной согласующий блок 2, усилитель-ограничитель 3, сдвиговый регистр 5, делитель частоты (ДЧ) 6. Для достижения цели введены инвертор 4, ДЧ 7, RS-триггер 8, элемент ИЛИ-НЕ 9. ДЧ 6, 7 состоят из двоичных счетчиков и мажоритарного блока. Преобразованный в узлах 2 и 3 биимпульсный сигнал поступает в прямом и инверсном видах на входы ДЧ 6 и 7, где производится его интегрирование. Это обеспечивает устойчивость приема посылок с сильными краевыми дроблениями. Работа сдвигового регистра 5 и блока 1 основана на св-ве биимпульсного сигнала, которое заключается в том, что если на одно плечо, сумматора по модулю два подать исходный биимпульсный сигнал, а на другое этот же сигнал, но задержанный на время следования двух биимпульсных посылок, то на выходе будет получен сигнал, соотв.й инверсному значению исходной информации. 1 з.п. ф-лы, 3 ил.

V -