Устройство для измерения времени установления цифроаналогового преобразователя Советский патент 1988 года по МПК H03M1/66 

Изобретение относится к автоматике и измерительной технике и может быть использовано в системах обработки информации и контроля цифроанало- говых преобразователей. Цель изобретения - повьшение точности. Устройство для измерения времени установления цифроаналогового преобразователя содержит регистры 1 и 2, генератор 3 импульсов, переключатель 4 кодов, управляемую линии 5 задержки, компаратор 6, триггер 7, интегратор 8, цифровой вольтметр 9, вычислитель to и исследуемый цифроаналоговый преобразователь 11 Интегратор 8 вы- полней на задатчике 12 начального кода, п-разрядном счетчике 13 импульсов, триггерах 14 и 15, элементах И 16 и 17, реверсивных счетчиках 18 и 19 импульсов, цифроаналоговых преобразователях 20 и 21 и сумматоре 22. Введение управляемой линии 5 задержки, интегратора 8, цифрового вольтметра 9, вычислителя 10 и использование стробоскопической компен- сации напряжения переходного процесса позволяет повысить точность измерения. 1 з.п. ф-лы, 5 ил. а ® (Л

ф

00

1144

Изобретение относится к автоматике и измерительной технике и может быть использовано в системах обработки информации и контроля цифроэнало- говых преобразователей.

Цель изобретения -. повышение точности.

На фиг.1 представлена функциональная схема устройства для измерения времени установления цифроаналогового преобразователя; на фиг,2 - функциональная схема интегратора; на фиг ,3 - и 4 - временные диаграммы, поясняю- Duie. функционирование устройства.; на фиг.5 - алгоритм работы вычислителя.

Устройство для измерения времени установления цифроаналогового преобразователя (фиг.1) содержит два регистра 1 и 2, генератор 3 импульсов, переключатель 4 кодов, управляемую . линию 5 задержки, компаратор 6, триггер 7, интегратор 8, цифровой вольтметр 9 и вычислитель 10. Позицией 11 обозначен исследуемый цифроаналого- вый преобразователь.

Интегратор (фиг.2) выполнен на задатчике 12 начального кода, п-раз- рядном счетчике 13 ш.пульсов, двух триггерах 14 и 15, двух элементах И 16 и 17, двух реверсивных счетчиках 18 и.19 импульсов, двух цифроаналого- вых преобразователях 20 и 21 и сумматоре 22.

Устройство (фиг.1) работает следующим образом.

Выходной сигнал Uj (фиг.4а) генератора 3 импульсов попеременно подключает на вход проверяемого цифро- аналогового преобраз.ователя 11 коды, предварительно записанные в регистры 1 и 2, через переключатель 4 кодбв. В результате выходное напряжение U преобразователя 11 изменяется между значениями U , и U (фиг., соот- ветствующ11ми кодам регистров 1 и 2 с частотой генератора 3. Это напряжение сравнивается в компараторе 6 с выходным напряжением Uj интегратора 8, Результат этого сравнения, имеющий место в момент времени, отстоящий .от переднего фронта U на интервал ut (фиг.4б), записывается в триггер 7 по сигналу UH формируемому управляемой линией 5 задержки в соответствии с предварительно записанным-в нее кодом Ndt. В соответствии с выходным сигналом U тригге- ,ра 7, равного О при U U (фиг.4г

5

Q .

0

или 1 при DI ; I XI выходное напряжение Uj интегратора 8 уменьшается или увеличивается. Для случая, показанного на фиг.4, в исходном состоянии Uj- значительно меньшени в заданный момент времени, поэтому Uj нарастает в простейшем случае по линейному закону. По истечении некоторого времени t Uj становится больше Ux в интересующий нас. момент переходного процесса преобразователя 11, поэтому изменяется значение U и Uj начинает уменьшаться. Как видно из фиг.4, в дальнейшем Uj совершает колебания около значения U,. Схема может быть рассчитана таким образом, что эти колебания могут быть как угодно малыми и, в частности, значительно меньшими требуемой погрешности измерения, т.е. зто фактически постоянное напряжение, которое по сигналу готовности интегратора 8, формируемому после момента 4t , измеряется цифровым вольтметром 9, Изменяя значения Jt (Atj на фиг.За), получаем совокупность значений U -, измеренных вольтметром 9, по которым может . быть построен переходной процесс проверяемого цифроаналогового преобразователя 11 или какая-либо интересующая часть этого процесса.

По совокупности результатов измерения в вычислителе 10 определя- 5 ется время установления t как время.

5

30

0

5

0

5

по истечении которого переходный процесс, входит в заданную зону допусков -td от установившегося значения и 2. Величина установившегося значения и может отличаться от расчетного значения за счет статической погрешности проверяемого преобразователя 11, Поэтому значение U-j. должно быть определено в процессе обработки в вычислителе 10 и относительно этого значения определяется зона допусков ±, Это необходимо для того, чтобы на результат измерения времени установления t не влияла статическая погрешность проверяемого преобразователя 11. При этом одновременно устраняется влияние статической погрешности компаратора 6 - смещение порога его срабатывания.

Алгоритм обработки информации после снятия i отсчетов мгновенных значений выходного напряжения U(4t,) может быть следующим (фиг.5), Установившееся значение сигнала 11,, рассчитывается по следующей формуле

Гмакси(л1 ;)минU(лt ) , i

где i - номер отсчета для , причем л) и m выбираются на участке заведомого установления переходного процесса в исправном проверяемом устройстве.

Затем целесообразно проверить отсутствие колебаний и дрейфов в установившемся режиме (что свидетельствует об исправности устройства) при помощи следующего условия

г 1макс U(4t.)-MHHU(4tj)| - лид„п,

i i для J i i m, где лидоп - допустимая амплитуда колебаний.

Далее определяется динамическая погрешность дид1,«(41-) как разность между установившимся значением и мгновенными значениями выходного сигнала U(4t ;)

идцн ((dti) при ,... ,т. Время установления выходного напряжения t,,MHH at;, для которого выполняется условие |4UA«M(4ti) . Значение кода K(it), определяющего временной интервал при i-м отсчете, фиксируется в вычислителе 10 в качестве результата измерения.

Введенные в устройство интегратор управляемая линия задержки, цифровой вольтметр и вычислитель в совокупности с генератором, компаратором и триггером образуют систему, следящую ,за входным сигналом, поступающим на первый вход компаратора (выходным для измеряемого цифроаналогового преобразователя) в заданные кодом Nat моменты времени, в каждом периоде изменения выходного сигнала измеряемого цифроаналогового преобразователя.

Сигналом запуска И11тегратора 8 в первый реверсивный счетчик 18 из за- датчика 12 начального кода записывается код начальной установки N н, приблизительно соответствующий (с известной априорной точностью) устаВ результате стробоскопической компенсации переходного процесса выходного сигнала измеряемого цифро- аналогового преобразователя на выходе интегратора формируется постоянное g новившемуся значению сигнала прове- напряжение, равное по величине мгно- - ряемого цифроаналогового преобразованному значению измеряемого сигнала вателя 11. Это позволяет уменьшить в моменты времени, определенные ко- диапазон изменения выходного напряже- дом ndt.. ния (UT на фиг.4) интегратора 8 и

5

0

В предлагаемом устройстве разрешающая способность измерения по времени определяется только компаратором и цифровыми узлами, и ее при низких требованиях к статической точности компаратора можно сделать достаточно высокой, а разрешающая способность по напряжению определяется только цифровым вольтметром и для современных изделий этого типа очень высока. Погрешности остальных узлов предлагаемого устройства или не влияют совсем на точность и разрешающую способность измерения или устраняются при обработке информации.

В качестве управляемой линии 5 задержки может быть использован преобразователь кода во временной интервал на основе или схемы пересчета импульсов генератора 3 или генератора с ударным возбуждением от генератора 3.

Интегратор 8 (фиг.2) работает С, следующим образом.

Операция интегрирования выполняется двумя цепями, состоящими из реверсивных счетчиков 18 и 19 и цифро- аналоговых преобразователей 20 и 21 с аналоговым сумматором 22 на выходе. Первая цепь вьшолняет грубое интегрирование с малой постоянной времени, вторая т точное с большой постоянной времени. При этом дискретность второго цифроаналогового пре- 5 образователя 21 (вес.его единицы младшего разряда), приведенная к выходу схемы, значительно меньше, чем у первого. Подобное масштабирование весов может производиться как в циф- роаналоговык преобразователях 20 и 21, так и в сумматоре 22. Такое построение схемы позволяет уменьшить время установления устройства в процессе измерения, а также снизить тре- бования к разрешающей способности . цифроаналоговых преобразователей 20 и 21.

0

0

Сигналом запуска И11тегратора 8 в первый реверсивный счетчик 18 из за- датчика 12 начального кода записывается код начальной установки N н, приблизительно соответствующий (с известной априорной точностью) установившемуся значению сигнала прове- ряемого цифроаналогового преобразователя 11. Это позволяет уменьшить диапазон изменения выходного напряже- ния (UT на фиг.4) интегратора 8 и

соответственно уменьшить время установления, так как уменьшается интервал времени t (фиг.4в). Кроме того сигналом Запуск обнуляется счетчик 13 и второй триггер 15, в результате чего снимается сигнал Готовность и устанавливается в единицу первый триггер 14, что приводит к открыва- кию первого элемента И 16, через который сигнал синхронизации поступает на счеткьй вход первого реверсивного счетчика 18, После этого происходит процесс быстрого, большими шагами, но грубого установления выходного напряжения цифроаналогового интегратора 8, определяемого величиной дискретности первого цифроаналогового преобразователя 20. После окончания этого процесса сигналом на выходе 1с-го разряда счетчика 13 первый триггер 14 устанавливается в ноль, в результате чего импульсы синхронизации отключаются от счетного входа первого реверсивного счетчика 18 и подключается к счетному входу второго реверсивного счетчика 19, и начинается процесс точного установления устройства с участием, этого реверсивного счетчика 19 и второго цифр оаналогового преобразователя 2.1. По окончан1ш установления устройства cигнaлo с выхода разряда счетчика 13 восстанавливается сигнал Готовность,

Формула изобретения

5

0,

5

запуска которого соединены соответственно с входом запуска вычислителя и с выходом готовности интегратора, информационный вход которого соединен с выходом триггера, информацион- ный вход которого соединен с выходом .компаратора, первый вход которого является входной шиной, а второй

вход объединен с информационным входом цифрового вольтметра и подключен к информационному выходу интегратора, вход запуска которого является входной шиной запуска, а вход синхронизации объединен с одноименным входом триггера и подключен к выходу управляемой линии задержки, тактовьй вход которой подключен к выходу генератора импульсов, а информационные входы соединены с соответствующими выходами вычислителя.

5 первого элемента И объединен с первым входом второго элемента -И и является входом,синхронизации интегратора, вторые входы первого и второго элементов И подключены соответствен0 но к прямому и инверсному выходам первого триггера, вход установки в единичное состояние которого объединен с входом разрешения записи первого реверсивного счетчика импуль5 сов, с входами обнуления второго триггера и п-разрядного счетчика импульсов и является входом запуска интегратора, счетный вход п-разрядного

0

5

О

Готовность

.-jpr.T-:--

-mill 22

Xt

// Z &

- - ,

Buitoff

Опред/е/ение уагюШ щуеус/ Ifiovemaf:

Uf UnmUdti} /i4ti 3 .

ЩИерха aw4WwS s.,j2 fju KUjK&f/oja uSpsucpi) Sycu. iif«feevo режиме - Цтахч Ш)

§M i&i&tn.

Опред&ление диицмичкми па ешноети Мдин tuti) U3uHldtil UyU(Ati) ist,... т

i.

/S

ИпреЗеление бренени {/становления й/- fttfuiKoиапряи(ет1Я ty для мппрь бмпалняейкя (ati}l &дог1

Ю

нет

13

/S