Способ измерения времени установления выходного сигнала цифроаналоговых преобразователей и устройство для его осуществления Советский патент 1989 года по МПК H03M1/10 

Изобретение относится к измерительной технике и может быть использовано при контроле динамических параметров высокоразрядных цифроаналоговых преобразователей (ЦАП). Цель изобретения - повышение точности измерения. В процессе измерения фиксируются моменты вхождений сигнала контролируемого ЦАП в две зоны. Интегрируют сигнал ЦАП в течение интервала между вхождениями в первую и вторую зоны. Затем интегрируют эталонный сигнал, пропорциональный разности граничных значений зон. Результат измерения формируют путем кодирования интервала от момента смены входных кодов ЦАП до момента равенства результатов интегрирования. Для осуществления способа в устройство дополнительно введены два ключа, источник эталонного напряжения с управляемой полярностью, интегратор, формирователь импульса и компаратор. 2 с.п.ф-лы, 2 ил.

ж . « . Jt±

г

СО 4

to

О5

ipufi

314

Изобретение относится к электроизмерительной технике и может быть использовано в автоматизированных системах контроля времени установле- кия цифроаналоговых преобразователей (ЦАП).

Цель изобретения - повышение точности измерения времени установления выходного сигнала ЦДЛ.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2- временные диаграммы, поясняющие способ.

Устройство содержит задатчики 1 и 2 кодов, коммутатор 3, формирователи А и 5 импульсов, реверсивный счетчик 6, ЦАП 7, сумматор 8, формирователь 9 разнополярных пороговых уровней, двухпороговые компараторы 10 и 11, компараторы 12-14. генератор 15 импульсов, Rf-триггеры 16-18, элементы И 19 и 20, D-триггер 21, счетчики 22 и 23, ключи 24 и 25, источник 26 эталонного напряжения с управляемой полярностью, интегратор 27, выходную шину 28 и входную шину 29 для подключения контролируемого ЦАП 30.

Способ осуществляется следующим образом.

На экспоненциальном конечном участке переходной характеристики выходной сигнал ЦАП аппроксимируется функцией:

U(t)U,exp(b-)U,exp()

0,5h ехр()

(1)

,

Переходной процесс вьсходного сиг нала ЦАП содержит свободную составляющую и установившийся сигнал. Величиной U(t) обозначена свободная составллющая, равная разности сигнала ЦАП и его установившегося значе- ния„ Поэтому операция интегрирования разности сигнала ЦАП и его установившегося значения практически означает интегрирование свободной составляющей U(t), которая стремится к нулю U(t оо)0. /1ля упрощения реализации способа вынужденная составляющая переходного процесса входного сигнала ЦАП компенсируется путем вычитания из сигнала ЦАП предва- рительно запомненного установившегося сигнала. Это позволяет формировать уровни ±и , и ±и1 относительно нулевого уровня независимо от значе

ний входных кодов ЦАП, а также усилить свободную составляю1ч,ую U(t). Таким образом сигнал ЦАП в данном случае - это его свободная составляющая U(t) с учетом того, что вынужденная составляющая скомпенсирована.

Величина Т, Т , Т. и и.,5Ь связаны соотношениями:

Т, lnU,/0,5h ; (2) Т Т уст- ,5h -, (3) Т,-Т Т 1пи,/и, . (4)

Результат интегрирования сигнала ЦАП на интерваое Т -Т,

иинг TT S U(t)dt k ru,exp(ll)dt

-« т

,т

- игехр(-)|,;

30

35

4(J

4550 55V г Т-7-1,т

- иДехрС- -) - ехр о - и,ехр() ij

Из формулы (А) следует, что

fr «Ti

In и,/и, следовательно:

йиг -f; и,(- - 1)

- (и,-и).(5)

Величина эталонного напряжения, интегрируемого в течение интервала времени Т эт от момента Т до момента , соответствующего равенству интегралов, определяется

из соотношения уровней U, 0,5h:

Uj-Uj

,5h

UjT - (6)

Результат интегрирования эталонного сигнала для t 7 Т

1

и

«нт, эт() о; .т

dt

t-Ti и t-Uj , In Ц/075Ь

В момент времени Т„,„ результаты

И jf интегрирования сигнала ЦАЛ и Uз равны

иCT ) - lilJnlT

. эт -

о

514942166

-ff ЬОТЗЬ- i .-.) . 4- U, exp (,

, . с 1т,4йе,

Из формулы (7)

5 „г 44 Тиэм f lnUj/O.Sh. (- --) С учетом формулы (3)-exp(Ji-J- l - - иЛехр()

издл уст(О)

Погрешность времени установления, - ехр (- ) ехр () обусловленную влиянием дО, и / Uj

на точность фиксации моментов Т Используя полученное из (4) раи Т находят следующим образом

Формируемый согласно предлагаемо- венство ехр() --, а также му способу код пройорционален интер- i

валу времени длительностью Т„,+ ЛТ, формулы (15) и (16), получают который равен сумме интервала Т- 4t, и интервала интегрирования

Т ,г Т„,4. 4Т- 4t,.20 и + /J и - --- и 2. .

JнjAft7и fijif I IT

С учетом погрешностей Лt нlo v. Uj

At формулы (2), (3) и (4) принимают -0 ,+4U.-U,-..U,.(18)

TI 1 Т уст - I- In Время интегрирования эталонного

сигнала Т найдем из условия равен, U2+4U1 . .,nN интегралов UMHT+/JU ИНТ UuHT.3T Т-г+ 4t, -g--j - / (10)T,f/itiT,r

т,-т,..ч-.с,.-г1па1ми..(„) 30 т,-,S,,., «(- 5

Если из формулы (9) вычесть фор- р. ,. „ „ i TJT

V Г7Л. ия no)-r) и из ПП - (4). С. i г aJ 7„

мулу (2), из (10)-(3) и из (11) - (4), получают

т -р yi+4Ui::Ui-4yi

i tT- ТГ

u7iG7

F-or--

, (14),0

Преобразовав формулы (12) -(14),( + U7-UV U,/0,5h.

получают

Результат измерения с учетом поехр (- --J-) У-ii-iyi- (15)грешностей 4ti и

UT45

ехр (- |- ) (16) /IT Tj + /J t, + Т ,т

T,,,-Piny i-f i+c(H

е.р(..-.- .(,,,30

4Ui-4U« ,, Ul - т --гТпПч.

Результат интегрирования сигна- й У Ч

ла ЦАПt 7

1 ч„ 1 ч- -м +

U. Т 1 55 - -и; - ОТЗЬ - г

1 Г Ti-t Ли1-ли« ч 1„ и т - PinCl

; 1 и, exp(iy)dt + O75h - vcT ln(1

т -р yi+4Ui::Ui-4yi

i tT- ТГ

. Цг 4f In . --- т, м 1 o,5h

ии.-и

Погрешность измерения ,51 -find ---) -ь

и

х, /JUi- Ua

С

иг

и,-и, оТзь

(19)

Таким образом, максимальное значение погрешности (в случае ли, - Л 4U) :

ЛТ

МсЦкс

-Cln() .

+ ;

-, иг U, o75h

(20)

Устройство работает следующим образом,

В исходном состоянии триггеры 16-18 находятся в нулевом состоянии, единичным сигналом с инверсного выхода триггера 17 интегратор 27 обнулен. Под действием потенциала 1 с выхода формирователя 4 через коммутатор 3 к входам ЦАП 30 подключен код N задатчика 2.

На вход сумматора 8 поступает установившийся сигнал ЦАП 30. Через элемент И 19 импульсы генератора 15 поступают на счетный вход счетчика 6, выходной код; которого является управляющим для ЦАП 7. Выходной сигнал ЦАП 7 является компенсирующим по отно1 ению к установившемуся сигналу ЦАП 30. Суммарный сигнал ЦАП 7 и 30 с выхода блока 8 поступает на входы компараторов 12 и 13. Один из них сравнивает сигнал сумматора с уровнем и,, а другой - с уровнем -UQ. В зависимости от положения суммарного сигнала относительно уровней tU компараторы 12 и 13 вырабатывают сигналы управления счетчиком 6, код в котором изменяется, вызывая уменьшение или увеличение компенсирующего сигнала ЦАП 7. При попадании сигнала сумматора в зону tUg оба компаратора 12 и 13 принимают нулевое состояние, счетчик 6 и ЦАП 7 переходят в режим хранения компенсирующего сигнала. При поступлении импульса запуска счетчик 22 обнуляется, а триггер 17 устанавливается в единичное состоя

0

5

0

5

0

5

0

5

ние, запуская формирователь 4 импульсов. Элемент И 19 при этом закрывается. На время действия импульса формирователя 4 элемент И 20 блокируется, а через коммутатор 3 к входам ЦАП 30 подключается код N , задатчика 1. В момент окончания импульса формирователя 4 элемент И 20 открывается, а на входах ЦАП 30 происходит смена кодов N . В этот момент времени, соответствующий началу контролируемого переходного процесса ЦАП 30, в счетчик 22 через элемент И 20 начинают поступать счетные импульсы генератора 15.

Из выходного сигнала ЦАП 30 вычитается установившийся сигнал, поэтому на выходе сумматора 8 выделяется свободная составляющая переходного процесса. Формирователь уровней 9 задает пороги срабатывания fU, для двухпорогового компаратора 10 и уровни +и для двухпорогового компаратора 11. При попадании сигнала сумматора 8 в зону +и , триггер 16 сигналом компаратора 10 переключается в единичное состояние и обнуляется сигналом компаратора 11 при попадании сигнала суммаюра 8 в зону +и (фиг. 2г). Ка время прохождения сигнала контролируемого ЦАП между уровнями и и и (или -и, и -и) сигналом 1 триггера 16 открывается ключ 24, контролируемый сигнал поступает на вход интегратора 27. Предлагаемое устройство xaJDaKTe ризуется использованием одного интегратора для интегрирования как сигнала ЦАП, так и эталонного сигнала источника 26, причем полярность U противоположна полярности сигнала ЦАП. Поэтому момент равенства результатов интегрирования сигнала ЦАП и UjT соответствует моменту равенства нулю напряжения Uj, (фиг. 2е) . По сравнению с использованием двух интеграторов такое техническое решение позволяет исключить влияние разброса и дрейфа постоянной времени интегратора. Как видно Из приведенных формул постоянная интегрирования t д не входит в результат преобразования. При вхождении сигнала ЦАП в зону +и триггер 18 переключается в- единичное состояние сигналом с инверсного выхода триггера 16, ключ 25 открывается, к входу интегратора 27 подключается эталонное напряже 1

пие Ujy источника 26. Полярность и автоматически устанавливается противоположной полярности свободной составляющей U(t) сигнала ЦАП 30 на интервале Т t Т , Для управления полярностью Ug источника 26 используются сигналы компараторов 12 и 13, с помощью которых замыкается один из двух ключей, содержащихся в ис- точнике 26, и к выходу источника 26 подключается напряжение U - О при U(t) О, либо -и зт при U(t) 0. Момент Тиэ находится из условия UMHT(THJM) о (фиг. 2е) и выделяется с помощью компаратора 14, изменяющего свое состояние при пересечении напряжения U,.„.. нулевого уровня.

И п

Поскольку в зависимости от знака и напряжение интегратора может под ходить к нулевому уровню как сверху, так и снизу, компаратор 14 может в этот момент переключаться как из состояния 1 в состояние О, так и наоборот. Поэтому формирователь 5 импульсов должен запускаться как фронтом, так и срезом импульсов компаратора 14. Для этог О он может содержать, например, формирователь импульсов по фронту, формирователь импульсов по срезу, выходы которых объединены с помощью элемента ИЛИ. Длительность импульса формирователя 5 должна быть больше периода следования импульсов генератора 15 для надежного переключения U-триггера 21 в единичное состояние. Код счетчика 22, соответствующий моменту времени , записывается в счетчик с помощью импульса записи D-триг- гера 21. Такт измерения заканчивается после заполнения счетчика 22, импульс переполнения которого обнуляет триггер 17, устройство переводится в режим компенсации выходного сигнала ЦАП 30 с помощью ЦАП 7. Код, пропорщ-юнальный измеряемому времени установления, может быть считан из счетчика 23 в блок индикации (не показан) . При других кодовых комбинациях задатчиков 1 и 2 кодов устрой- ство работает аналогично.

Формула изобретения

JQ j

20 25 ,„ 5

40

5

1610

эталонного цифроаналогового преобразователя эталонное напряжение, пропорциональное величине входного кода поверяемого цифроаналогого преобразователя, одновременно формируют два пороговых уровня положительного напряжения, расположенных в диапазоне выходного сигнала поверяемого цифроаналогового прес-бразователя, и. два пороговых уровня о- -рицательного напряжения, равных по модулю соответствующим пороговым уровням положительного напряжения, после чего формируют входной сигнал путем подачи входного кода на поверяемый цифро- аналоговый преобразователь и с момента подачи входного кода осуществляют непрерывно формирование разностного сигнала, равного текущему отклонению входного сигнала от эталонного напряжения, одновременно начиная с момента подачи входного кода формируют код текущего временного интервала, в течение которого непрерывно осуществляют сравнение разностного сигнала с соответствующими пороговыми уровнями и формирование соответствующих информационных временных интервалов, каждый из которых равен времени мезкду двумя последовательными моментами равенства разностного сигнала и соответствующим пороговым уровнем положительного или отрицательного напряжения, и осуществляют определение времени уста новления выходного сигнала поверяемого цифроаналогового преобразователя, отличающийся тем, что, с целью повыщения точности, в течение каждого информационного временного интервала интегрируют разностный сигнал и запоминают последний результат интегрирования, после чего формируют вспомогательный сигнал, пропорциональный разности двух пороговых уровней соответствующего напряжения, и интегрируют вспомогательный сигнал, момент равенства которого запомненному результату интегрирования является моментом окончания формирования текущего временного интервала, а определение времени установления выходного сигнала поверяемого цифроанало- гового преобразователя осуществляют по коду сформированного текущего временного интервала.

цифроаналоговых преобразователей, содержащее формирователь разнополяр- ных пороговых уровней, первый, второй, третий, четвертый, пятый и шестой выходы которого соединены соответственно с первым и вторым входами первого двухпорогового компаратора, первыми входами первого и второго компараторов, выход первого двухпорогового компаратора соединен с S-входом первого RS-триггера, выход второго двухпорогового компаратора соединен с R-входом первого RS-триггера, вторые входы первого и второго компараторов объединены с третьими входами первого и второго двух- пороговых компараторов и подключены к выходу сумматора, а выходы первого и второго компараторов соединены с первым и вторым входами управления реверсирования счетчика импульсо счетный вход которого соединен с выходом первого элемента И, а выходы соединены с соответствующими входами цифроаналогового преобразователя, выход которого соединен с первым входом сумматора, второй вход которого является входной шиной, два задатчика кодов, выходы которых соединены соответственно с информационными входами коммутатора, выходы которого являются выходной шиной устройства, установочный вход первого счётчика импульсов объединен с S-входом второго RS-тpигI epa и является шиной Пуск, R-вход второго RS-триггера подключен к выходу переполнения первого счетчика импульсов, инверсный выход соединен с первым вхо;сом первого элемента И, а прямой 1;ыход - с первым входом вто- 1 рого элемента И и входом формирователя импульсов, выход которого сое-

0

5

0

5

0

5

0

динен с управляющим входом коммутатора и вторым входом второго элемента И, выход второго элемента И соединен с С-входом D-триггера и счетным входом первого счетчика импульсов, выходы которого соединены соответственно с информационными входами второго счетчика импульсов, синхронизирующий вход которого соединен с выходом D-триггера, генератор импульсов, выход которого соединен с третьим входом второго элемента И и вторым входом первого элемента И, третий RS-триггер, отличающееся тем, что, с целью повышения точности, в него введс-ны второй формирователь импульсов, третий компаратор, интегратор, источник эталонного напряжения с управляемой полярностью и два к поча, управляющий и информационный входы первого ключа соединены соответственно с прямым выходом первого RS-триггера и выходом сумматора, управляющий и информационный входы второго ключа соединены соответственно с выходом третьего RS-триггера и выходом источника эталонного напряжения с управляемой полярностью, управляющие входы которого соединены с выходами первого и второго компараторов, выходы ключей соединены с информационным входом интегратора, управляющий вход которого соединен с инверсным выходом второго RS-триггера, а выход интегратора через последовательно с,ое- диненные третий компаратор и второй формирователь импульсов соединен с J)-вxoдoм D-триггера и R--вxoдoм третьего RS-триггера, З-вход которого соединен с инверсным выходом первого RS-триггера.

Фиг2

Тизм