Устройство для измерения средней частоты частотно-манипулированных сигналов Советский патент 1989 года по МПК G01R23/00 

Изобретение относится к радиоиз- мерительной технике и может быть использовано в радиотехнических и из.- мерительньк устройствах, предназначенных для измерения средней частоты частотно-манипулированных сигналов.

Цель изобретения - повьппение точности измерений.

На фиг. 1 представлена блок-схема устройства для измерения средней частоты частотно-манипулированных сигналов на фиг. 2 - временные диаграммы, поясняющие работу устройст- ва.

Устройство для измерения средней частоты частотно-манипулирсванных сигналов содержит линии 1,2 и 3 задержки, фазовый коррелятор 4, ин- теграторы 5-9, блоки 10 и 11 вычитания, знаковые детекторы 12-14, перемножители 15и1&5 двухполупериод ные вьшрямители 17 и 18, блок 19 деления, функциональный преобразова- гель 20 и блок 21 индикации.

Первый вход фазового коррелятора 4 соединен с входной шиной через линию 1 задержки, второй непосредственно .

Выход интегратора 5, вход которого соединен с первым выходом фазового коррелятора 4, соединен с первь м входом блока 10 вычитания. Выход линии 2 задержки, вход которой соеди- нен с первым выходом фазового коррелятора 4, соединен со вторым входом блока 10 вычитания. Выход интегратора 6, вход которого соединен со вто- ,,

рым выходом фазового коррелятора 4,

соединен с первым входом блока 11 вычитания. Выход линии 3 задержки, вход которой соединен со вторым выходом фазового коррелятора 45 соеди- нен со вторым входом блока 11 вычитания. Выход двухполупериодного выпрямителя 17, вход которого соединен с выходом блока 10 вычитания, соединен через интегратор 7 с первым входом блока I9 деления. Выход двухполупериодного выпрямителя 18, вход которого соединен с выходом блока 11 вычитания, соединен через интегратор 8 со вторым входом блока 19 деления. Выход знакового детектора 12, вхрд которого соединен с выходом блока 10 вычитания, соединен с первым входом перемножителя 15. Выход знакового детектора 13, вход которого соединен с выходом блока П вычитания, соединен со вторым входом перемножителя

15.Выход интегратора 9, вход которого соединен с выходом перемножителя 15, соединен с первым входом знакового детектора 14, выход которого соединен с первым входом перемножителя 16. Выход функционального преобразователя 20, вход которого соединен с выходом блока 19 деления, соединен со вторым входом перемножителя

16.Выход перемножителя 16 соединен со входом блока 21 индикации.

Устройство для измерения средней частоты частотно манипулированных сигналов работает следующим образом.

В течение времени наблюдения (О, Т) на вход устройства поступает часто тно-манипулированньш (ЧМн) сигнал, который при модуляции с разрьгоом фазы несущей и разности частот нажатия и отжатия ДСО можно записать

S(t) (Qcp+UCO/2.b(t)-t +tfo l + b(t). cos чсОер Y-)t

.,b(t). cos (COep--)t .

где U - амплитуда входного сигнала; (jJcp - средняя частота,

Ч о - начальная фаза; b(t) - модулирующая функция

Изобретение относится к радиоизмерительной технике и может быть использовано для измерения средней частоты частотно-манипулированных. сигналов. Цель изобретения - повышение точности. На входы фазового коррелятора 4 через линию 1 задержки и непосредственно поступает входной сигнал, который преобразуется в два видеосигнала. На выходе интегратора 5 выделяется постоянная составляющая, которая поступает на первый вход блока 10 вычитания, где вырабатьшается.. переменная состав- лшощая, поступающая на вход двухпо- лупериодного выпрямителя 17. Постоянная составляющая выделяется интегратором 6. Напряжение с выхода блока i1 вычитания поступает на вход двухполупериодного выпрямителя 18. На выходах интеграторов 7 к 8 из продетектированных напря;кений вьще- ляются постоянные составляющие. Информация о знаках расстройки вырабатьшается в знаковых детекторах 12, 13, 14. Выходное напряжение перемножителя I5 усредняется интегратором 9. В перемножителе 16 определяется, знак оценки частоты. После деления в блоке 19 сигнал преобразуется в функциональном преобразователе 20 и индицируется в блоке 21. Задержка сигнала осуществляется также в линих 2, 3 задержки. 2 ил. (С |ii.

b(t) Ib,rect,(t), rect,(t)

te(t,, CK, 0. ,, t,,;

Величины b.. I или.(-1). Набор „.дш

{ b, образует двоичньш код, в соот- вероятностью Р1 иа),Чр V - ветствии с которым частота сигнала. роятностью Р2. Вероятности PI и Р2 принимает, два значения: со, - С0ср--у- символов с частотами со, и

te(t,, CK, ) 0. ,, t,,;)

3145161

0) за время наблюдения(0, Т) априори неизвестны.

Входной сигнал поступает на входы фазового коррелятора 4 через линию 1 задержки и непосредственно. Фазовый коррелятор 4 из входных сигналов, сдвинутых по фазе на(.за счет действия линии 1 задержки, вырабатывает на выходе два видеосигнала, пропорциональные синусу и косинусу фазового сдвига Cf между каналами, зависяи.

l-b(t)cos(0ep)(tjcos(0,p

Напряжение на втором выходе фазо- произведению амплитуд перемножаемых вого коррелятора 4 пропорционально JQ сигналов и синусу разности их фаз

и, (t)sin(co, D-bCOJsinCG).

На выходе интегратора 5 через вре- составляющая, которая с учетом при- мя наблюдения вьщеляется постоянная . нятых обозначений будет равна

, Pl-fcos(cOp-)Jr.(0).,f-.

Это напряжение поступает на первый вход блока вычитания, на второй ,4

вход которого поступает задержа на время t. „ реализация сиг

и« l-b(t-T,)l -°«(cp-f-K- -(l.b(t-T,)cos(o,p.).

На выходе блока 10 вычитания вы- рабатьюается переменная составляю- . щая, представляющая собой центриро- ванньй процесс

и,

и.

иа.

ш№ Р1 sin(co.p-) . (СЗ.р.)г.

Это напряжение поступает на пер- жанная на время t Т„ реализапия вьи.вход блока 11 вычитания, на вто- сигнала Реализация рой вход которого поступает задер50

12

22 (t-T,) sin(0,-)t .i+b(t-TH) sin(CO,p-b).

На выходе блока 11 вычитания вырабатывается переменная составляющая, представляктщая собой центрированный процесс

щего от частоты входного сигнала. При условии «. Т, где С - постоянная времени линии I задержки, а Тц - длительность элементарной посылки сообщения, искажениями, овус- ловленными перекрытием во времени импульсов с разными.несущими частотами, можно пренебречь. Тогда напряжение на первом выходе фазового коррелятора 4 пропорционально произведению амплитуд перемножаемых сигналов и косинусу разности их фаз

ДО

вход которого поступает задержанная на время t. „ реализация сигнала

(l.b(t-T,)cos(o,p.).

40

На выходе интегратора 6 через время наблюдения вьщеляется постоянная составляющая, которая с учетом принятых обозначений будет равна

Uj, и,, - m

К.

Для того, чтобы получить аналитические соотношения, характеризую514

щие напряжения на выходе блоков вычитания 10 и 11,воспользуемся диаграммами, приведенными на фиг. 2 для случая положительной расстройки ср tx)o О гдеСОо - опорная частота фазового .коррелятора 4.

На фиг. 2а изображена зависимость выходного напряжения фазового коррелятора 4 от изменения частоты гар- монического сигнала (статическая дискриминационная характеристика).

На фиг. 2б представлены эпюры напряжений на выходе фазового коррелятора 4 при воздействии 4Мн сигнала

На фиг. 2в представлены эпюры напряжений на выходе блоков вычитания 1 О и 11 .

Размах напряжений иа выходе блоков вычитания 10 и П можно пред- ставить как сумму двзпс составляющих

-1 °«

2

i(Q,t), sinWept-,

.Л

гI

m HI - sinCO, 2P2- cosOcpl

r

Для временного интервала u t 30 отношения e(t t,) справедливы следующие co2г

&и,ц., mpj, -. cosG), - sinQ.p

г

u-ziw T 2pi- )cpг.

Напряжение с выхода блока 10 вы- интегратора 7 из продетектированного читания поступает на вход двухполу- 40 напряжения вьщеляется постоянная периодного вьтрямителя 17. На выходе составляющая

2Тц

m

lUnl - j lu,, (t)|dt PI (,| +P2|uU,,(.,|

о TJ1 m Un, . &CO 2 - 2-r sin-jНапряжение с выхода блока 11 вычитания поступает на вход двухполу- периодного вьтрямителя 18. На выхогТн

2Тн

u,il j Un(t)|dt PI- Р2|ли,,(„1

i л

TH J -- - I.

л

Ul. UO 1 2,PI . -y- ICOSCO P

t|.

4Ц, (+) + ди„ (-)

,(-) + &и„ (-),

в UU

гг

9

где ,&Ui( (+),

ли,, (+)

11

у« (-).

(-)

положительная составляющая размаха напряжения на выходе блоков вычитания 10 и 11,

- отрицательная составляющая размаха напряжения на выходе блоков вычитания 10 и 11. С учетом принятых обозначений получим следующие соотношения для составляющих размаха напряжений на выходе блоков вычитания 10 и 11.

Для временного интервала At, € e(t -- tg) справедливы следукяцие соотношения

l

r.

sinQty &l.

50 де интегратора 8 из проде7ектиро- ванного напряжения выделяется постоянная составляющая

t|.

На вьпсоде .блока 1 9 деления имеем m lUn (t)0 I ,

ГТОТШП socpcl.

В функциональном преобразователе 20 осуществляется функциональное преобразование вида arctg(x) ,

Таким образом, выражение для оце ки средней частоты О имеет вид

Л , m и ,, (t)l

V - g-mtCltir Полученная формула для оценки со не содержит информации о знаке расстройки Ucy относительно опорной частоты, о, фазового коррелятора 4. Для формирования информации о знаке расстройки, напряжения с выхода блоков вычитания 10 и 1J поступают на входы знаковых детекторов 12 и 13. На выходе знаковых детекторов 12 и 13 формируются напряжения вида

инг

2Тм

1 f „ «

Y J Sn и„ (t) Sgn и(t) dt,

в зависимости от расстройки средней частоты СОtp относительно опорной частоты Од фазового коррелятора 4, напряжение на выходе интеграторов принимает два значения 1 или (-1). На вьпсоде знакового детектора 14 определяется знак функции U . в перемножителе 16 осуществляется присвоение знака оценке оэ

ср

С учетом изложенного формула для получения оценки Q принимает ввд

V .- «vrrlrrwr

Результаты измерения СДер отображаются на блоке 21 индикации.

Таким образом, результаты измерения средней частоты не зависят от статистических характеристик Модулирующего кода (PI и Р2), разноса частот iO и амплитуды U входного сигнала По сравнению с известным устройством в предлагаемом устройстве для измерения средней частоты частотно-ма- нипулированных сигналов расширяется в два раза диапазон однозначного измерения средней частоты СОср (от 21ГК/- СОер и-(1+4К)/2П до -(1+4К)/ /2tiUj. (1+4К)/2Г), что приводит к повышению точности измерений.Кроме того, отсутствие операции квадри- рования, существенно меньший динами

SgnU, (t)

1 при и , (t) О

О при и, (t) О

-I при и,, (t) О ,

SgnU.j (t)

I при U22 (t) О О при (t) О -1 при (t О

15

Эти напряжения поступают на входы перемножителя 15

и„ SgnU,, (t);SgnUjJt),

Выходное напряжение перемножителя 15 усредняется интегратором 9 с целью повышения помехоустойчивости

ческий диапазон ухудшения напряже- ния и меньший уровень нелинейных искажений., чем в случае квадрирова- ния, также приводит к повьшюнию точности измерения.

Формула изобретения 35 Устройство для измерения средней частоты частотно-манипулированных сигналов, содержащее линию задержки, фазовый коррелятор, последовательно соединенные первый интегратор и 0 первый блок вычитания, последовательно соединенные второй интегратор и второй блок вычитания, последовательно соединенные блок деления и функциональный преобразователь, а 5 также третий и четвертьй интеграторы и блок индикации, вход линии задержки является входом устройства, выход линии задержки соединен с первым входом фазового коррелятора, второй 0 вход которого соединен с входом линии задержки, отличающее-. с я тем, что, с целью повьшгения точности, в него введены вторая и третья линии задержки, последовательно сое- 5 диненные первый знаковый детектор, первьш перемножитель, пятый интегра- то р, второй знаковый детектор и вто- рой перемножитель, первый и второй вьтрямители и третий знаковый де(Лвык

О

/ w, - oTii: arr

6/Х

,Ж г

щг

4

а

о

to

ti ty

о

и.

21

to

t i2 в