Частотный дискриминатор Советский патент 1980 года по МПК H03K5/22 

(54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР

Изобретение относится к технике передачи дискретной информации по каналам радио и электросвязи и может быть использовано в многоканаль ных модемах передачи дискретной информации с ортогональньоми канальными сигналами для автоматической подстройки частоты. Известен дискриминаторf содержащий усилитель, коммутирующее устройство и перемножитель, вход которого соединен с входной шиной, а . выход - с интегратором Ш Данное устройство обеспечивает недостаточно высокую точность измерения расстройки частотСХ. Наиболее близкий предлагаемому частотный дискриминатор содержит два параллельно соединенных канала, в каждом иэ которых входы перемножи телей соединены.с входной клеммой управляющие входы - с генератором опорных частот, а выходы - с входам интеграторов, устройство управления с ключами сброса и передачи и усред нитель, выход которого служит выход устройства. Напряжение (сигнал расстройки) формируется на выходе этого устройс ,ва пропорционально не только величи не расстройки частоты, но и величине входного сигнала:, из-за этого коэффициент пропорциональности между расстройкой частоты Л со и выходным напряжением U g(,, неизвестен и изменяется во времени вследствие замираний сигналов в радиоканале. Поэтому эти дискриминаторы могут осуществлять подстройку частоты ГАПЧ) только в замкнутом кольце системы регулирования. Настройка (отработка смещения частоты) в такой системе потребует последовательного измерения параметров по крайней мере нескольких десятков посылок сигнала. В системах передачи данных, работающих короткими сеанса-ми связи, требуется производить подстройку частоты сразу после приема первой же пары посылок сигнала. Это требование может быть выполнено если измерять не относительное смещение частоты с известным коэффициентом пропорциональности между выходным напряжением измерителя и величиной расстройки, а только в том случае, если коэффициент пропорциональности будет постоянным не зависящим от замираний в канале связи и точно известным. Кроме того, для получения высокой точности при однократном измерении необходимо использовать для измерения смещения частоты все канальные сигналы модема.

Цель изобретения - повышение точности измерения расстройки частоты и быстродействия.

Указанная цель достигается.тем, что в частотный дискриминатор, содержащий блок управления и каналы преобразования, каждый из которых включает последовательно соединенные перемножитель, первый вход которого подключен к входу блока управления VC входной шине, а второй - к выходу блока генераторов опорных частот, и интегратор, управляющие входы которого через ключ сброса; а выход через .ключ передачи соединены с первым и вторым выходами блока управления, введены блок вычитания, блок памяти, блок сравнения и выходной блок, вход которого соединен с выходом блока сравнения, выход - с выходной шиной при этом выход каждого из каналов преобразования через блок памяти подключен к входам блока вычитания, выходы которого соединены с входами блока сравнения, а дополнительные выходы блока управлейия подключены к управляющим входам блока памяти, блока вычитания и -блока сравнения, причем блок сравнения содержит дополнительный перемножитель компаратор., первый вход которого подключен к выходу первого дополнительного интегратора первый вход которого через первый дополнительный ключ соединен с выходом первого линейного -детектора, вход которого соединен с перВЕлм выходом блока вычитания и первым входом дополнительного перемножителя, второй вход которого подключен к второму выходу блока вычитания и через второй линейный детектор - к второму входу компаратора , а выход -. к- первому входу переключателя, второй вход которого через инвертор, а третий вход непосредственно соединены с выходом второго дополнительного интегратора первый вход которого подключен к выходу второго дополнительного ключа, а вторбй вход - к второму .входу первого дополнительного интегратора и первому выходу дополнительного блока управления, второй выход которог подключен к первому входу элемента совпадения, второй вход которого соединен с выходом компаратора а выход - с управляющими входами перв го и второго дополнительных ключей.

На чертеже приведена структурная электрическая схема устройства.

Частотный дискриминатор содержит одинаковые каналы 1 преобразователя, каждый из которых состоит из последовательно соединенных перемножителя 2, интегратора 3, ключа 4 передачи/ второй вход интегратора 3 соединен с выходом ключа 5 сброса, а вход перемножителя 2 является входом канала 1, причем входы всех каналов 1 соединены с входной шиной устройства, а выход ключа 4 является выходом каждого из каналов 1 и подключен к входу блока б памяти, выходы которого с.оединень с соответствующими входами блока 7 вычитания управляющие входыключей 5, блока 7,- ключей 4,

5 блока 6 памяти соединены с выходами блока 8 управления, при этом первый и второй выходы блока 7 подключены соотв.етственно к входам линейных детекторов 9 и 10 блока 11 сравнения

0 и к входам дополнительного перемножителя 12, выход детектора 9 соединен с входом ключа 13 первого дополнительного, а выход детектора 10 с вторым входом компаратора 14. Выход ключа 13 через первый дополни5тельный интегратор 15 соединен с первым входом компаратора 14, а выход второго дополнительного ключа 16 через интегратор 17 (второй дополнительный ) подключен через инвер0тор 18 и непосредственно к входам переключателя 19, выход которого является выходом блока 11 сравнения, а управляющий вход соединен с выходом перемножителя 12, элемент 20 совпадения первый вход которого соединен с выходом компаратора 14, второй вход - с первым выходом блока 21 управления дополнительного, а выход - с управляющими входами ключей 13 и 16, второй выход блока 21

0 подключен к управляющим входам интеграторов 15 и 17, а управляющий вход - к одному из выходов блока 8 управления. Выход переключателя 19 является выходом блока 11 сравнения .

5 и соединен с выходным бло:сом 22, содержащим последовательно соединенные преобразователь 23 функциональ-. ный rf блок 24 усреднения, блок 25 генераторов опорных частот, выходы

0 которого соединены с управляющими входами перемножителей2. Сигнальный вход ключа 16 соединен с источником постоянной ЭДС.

Для пояснения работы частотного

5 дискриминатора,рассмотрим сначала алгоритмы, на основании которых можно измерять сдвиг частоты в канале связи.

При демодуляции синусоидальных сигналов с фазоразностной модуляцией блок 7 вычитания, осуществляющий вычисление разности фаз, сопоставляя проекции подканальных

сигналов на п-ой и п- 1-ой посылках вычисляет косинус и синус разност фаз соседних посылок. а, a.,,,,V,., anOn-. - - n-VrVV. :где n,n-1 - номера посылки/ синфазная проекция на п-1 посылке, ( - квадратурная проекция п , п-1 посьолке, - амплитуды сигналов по ки, фаза сигнала. Хп и Vn согласно алгоритму разд ления вычисляются в i-той паре корреляторов каналов 1 Хи; /5н() П1 о I тHz) - JS Ctni«a;itc t J, где s(tV.2:a.cos((..t-f.) - групповой сигнал модема 1 - номер подканального сиг нала в групповом сигнале (всего N каналов); СЦ„-, - амплитуды подканальных сигналов; - Круговые частоты подканальных сигналов; ni - начальные фазы подканаль ных сигналов на п-ой посылке, содержащие инфо мацию (в виде разност фаз соседних посылок) с передаваемых данных Т - интервал ортогональност подканальных сигналов. Если в канале связи происходит некоторый сдвиг частоты itMl-J то последний вызывает частотное смеще ние всех подканалбв в групповом сигнале ).2: an,-uo&t()t I в свою очередь, если указанйое смещение частоты невелико, то при однократной фазоразностной модуля ции это смещение может быть обнар жено и измерено как дополнитель на разность фаз при разделении и дем дуляции групповог о сигнала по алг ритмам (1) и (2). в этом случае с учетом смещения частоты (l) принимает вид a.q.cos(u)x;,-x;., .sinCp Ap);x;.-x;-v;, « причем c sl-ij ; ), где t - длительность посылки группового сигнала. Если взять отношение выражения О-) и (2) в (3),, получаем х -v-x-v « и-/ t( +v-v п- н и- t() Таким образом, приращение разности фаз s4s&UjC пропорциональное смещению частоты под знаком тангенса, не зависит от информационной разности фаз «р и от абсолютного значения амплитуд подканальных сигналов, изменяющихся при замираниях в, радиоканале. Для-реализации (4) и (5 необходим блок 11 сравнения, определяющий отношение двух напряжений. В данном частотном дискриминаторе для деления двух напряжений определяется сначала отношение абсолютных значений этих напряжений. При этом находится интервал времени, длительность которого прямо пропорциональна первому из упомянутых двух напряжений .и обратно пропорциональна второ му. Затем в течение указанного интервала времени интегрируется постоянная ЭДС. Величина, полученная в ре- зультате интегрирования т.е. направление, равное отношению абсолютных величин первого и второго напряжений умножается на произведение знаков упомянутых двух входных напряжений. Таким образом, алгоритм определения отношения двух напряжений имеет вид. (si «U/si nU)J Ecit Сб), trx - момент времени, определяемый из выражения tx JU,I Частотный дискриминатор работает следующим образом. Предположим, что блок 8 управле- ния вырабатывает управляющие импульсы так, что интервал интегрирования Т группового сигнала, который задатся ключами 5 корреляторов, состояих из перемножителя 2 и интегратоа 3 в каналах 1, находится внутри алодой посылки принимаемого си-гнала. ри этом, в конце посылок каждой арой корреляторов вычисляются прокции по алгоритму (2) посредством еремножителей 2, блока 25 генератоов и интеграторов 3 с ключами 5. ерез ключи 4 каналов 1 полученные ары проекций передаются в блок б

амяти откуда последовательно переаются на входы блока 7, осущестляющего вычисление разности фаз и еализующего операцию (1) , а при двиге частоты в радиоканале связи перацию (3) для каждого подканального сигнала модема поочередно. Далее полученные косинусы и синусы разностей фаз (которые полуаются в виде произведений амплитуд соседних посылок на косинусы и синусы разности фаз) поочередно для всех подканалов передаются к декодеру модема и одновременно навход блока 11, в котором производится обработка упомянутых косинусов и синусов разностей фаз по алгоритмам (б) и {1) также поочередно для каждого подканального сигнала, т.е. вычисляется отношение синуса на Косинусе согласно (4), При этом детектором-.9 и 10 определяют абсоютные величину синуса и косинуса, перемножитель 12 умножает их знаки и в соответствии с результатом умножения знаков устанавливает переключатель 19, интегратор 15 с ключом 13, компаратором 14 и элементом 20 совпадения вычисляет интервал времени, прямо пропорциональный синусу разности фаз и обратно пропорциональный косинусу разности фаз согласно алгоритму () , а интегратор 17 с ключом 16 определяют отношение синуса к косинусу, интегрируя постоянную ЭДС Е согласно (б).

Инвертор 18 необходим для соответствующей установки знака отношения на выходе блока 11. Блок 21 вырабатывает команды (импульсы управ ления для ключей 13 и 14 и сброса для интеграторов 15 и 17) для последовательного вычисления тангенсов набега разности фаз во всех подканальных сигналах.

Функциональный преобразователь 23 вычисляет последовательно во времени напряжения, пропорциональные набегамразностей фаз из-за смещения частоты в канале связи по алгоритму

-AUjt ctrcti AuJt С8)

для всех подканальных сигналов.

Так как величина С - длительность посылки - константа, то блок 24 усреднения с точностью до .известного постоянного множителя накапливает напряжение, пропорциональное смещению частоты в радиоканале, измеренное во всех подканальных сигналах на одной посылке однойременно. Это дает возможность измерить достаточно точное смещение частоты в радиотракте сразу после приема первой же пары}посылок сигнала и тем самым повысить скорость вхождения в связь в начале каждого сеанса работы модема порадиоканалу, а также повысить

помехоустойчивость при измерении смещения частоты.

Формула изобретения 1.Частотный дискриминатор, содержащий блок управления и каналы преобразования, каждый из которых включает последовательно соединенные перемножитель, первый вход которого подключен к входу блока управления и входной шине, а второй - к выходу блока генераторов опорных частот, и интегратор, управляющие вггоды которого через ключ сброса, а выход через ключ, передачи соединены с первым и вторым выходами блока управления, отличающийся тем, что, с целью повышения точности измере,ния расстройки частоты и быстродействия, в него введены блок вычитания, блок памяти, блок сравнения и выходной блок, вход которого соединен с выходом блока сравнения, а выход - с выходной шинoй при этом выход каждого из каналов преобразования через блок памяти подключен к входам .блока вычитания, выходы которого соединены с входами блока сравнения, а дополнительные выходы блока управления подключены к управляющ им входам блока памяти блока вычитания и блока сравнения.

Источник информации, принятые во.внимание при экспертизе

1.Авторское свидетельство СССР № 470057, кл. Н 03 D 13/00, 1973. - 2.Авторское свидетельство СССР 518864,, кл. Н 03 К 5/20, 1974. fj rinotoH к декодеру модема