Устройство для обнаружения и исправления ошибок Советский патент 1989 года по МПК G08C25/02 

«lib О N9

СО

Изобрё тение относится к электросвязи и может использоваться в системах передачи данных с информационной обратной связью. Устройство в каждом цикле осуществляет передачу кодовой информации и в случае искажения переданной информации ее повторную передачу, что повышает помехоустойчивость устройства. Устройство содержит блоки 1, 9 элементов НЕ, блоки 2-4, 13 элементов задержки, блоки-5, 10, 14 элементов И, блоки 6, 12 элементов ИЖ, узел 8 обнаружения ошибки, элемент ИЛИ 11 и перек

Фа9.1

Изобретение относится к электрЬ- 1связй и может использоваться в системах передачи данных с информационной обратной связью.

Цель изобретения - повышение помехоустойчивости устройства.

На фиг,1 представлена функцио-- налйная схема устройства для обнару- |жения и исправления ошибок; на фиг, 2 - временные диаграммы, поясняющие его работу.

Устройство для обнаружения и исправления ошибок содержит первый блок элементов НЕ, первый 2, третий 3- и второй 4 блоки элементов задержки, второй блок 5 элементов И, первый блок 6 элементов ИЛИ, переклгочатапь |7, узел 8 обнаружения ошибок, выпол- |ненный на втором блоке 9 элементов НЕ, первом блоке 10 элементов Ни элементе, ШШ 11, второй блок 12 элементовИЛИ, четвертый блок 13 элементов задержки и третий блок 14 элементов И,

Устройство работает следующим образом,

В первой половине каждого цикла передачи на первый вход устройства поступает байт информации, представляющий ходовую комбинацию, состояшую например, из восьми битов (фиг,2а). Эта информация проходит через переключатель 7 и - поступает на вход прямого канала связи. Одновременно пе- реданная информация запоминается в блоках 2 и 4 задержки. Через определенное время, равное задержке распространения сигнала в прямом и об- ратном каналах связи, эта информации поступает на второй вход устройства. Однако во время передачи информации отдельные биты-кодовой комбина ции могут исказиться в прямом и (или обратном каналах связи. Например, в принятой информации исказились neip- вый и шестой биты (фиг,2б). Устройство с помощью блоков 1-6, 12-14 кор pe cтиpyeт принятую информацию (фиг,2б-ж), формируя на выходе блока 14 исправленную кодовую комбинацию (фиг,2з). Одновременно узел 8 обнаруживает ошибку и на выходе элемента ШШ 11 формируется нулевой сигнал, устанавливающий переключатель. 7 и положение, при котором во второй половине цикла осуществляется передача исправленной кодовой комбинации

с выхода блока 14 на вход прямого канала связи.

Если принятая кодовая комбинация

совпадает с переданной, то на выходе блока 9 формируется единичный сигнал, запрещающий повторную передачу информации во второй половине цикла передачи, В следующем цикле передачи работа устройства повторяется.

Таким образом, в случае искажения переданной информации устройство исправляет ее и повторно передает,

Формула изобретения

Устройство для обнаружения и исправления ошибок, содержащее блоки злементов И, первый блок элементов ИЛИ и элемент ШШ, выходы первого блока элементов И соединены с одноименными входами элемента ИЛИ, о т- личающееся , с целью повьппения помехоустойчивости стройства, в него введены блоки элементов НЕ, блоки - элементов задержки, второй блок элементов ИЛИ и переключатель, входы первого блока элементов задержки объединены с соответствующими входами второго блока элементов задержки и первыми информационными входами переключателя и являются первыми входами устройства, входы первого блока элементов НЕ объединены с соответствующими входами третьего блока элементов задержкой и являются вторыми входами устройства, выходы первого блока элементов НЕ соединены с соответствующими первыми входами второго блока элементов И и первого блока элементов ИЖ, выходы второго блока элементов И соединены непосредственно с соответствующими первыми входами второго блока элементов ИЛИ и через второй блок элементов НЕ с соответствующими первыми входами первого блока элементов И, выход элемента ШШ соединен с управляющим входом переключателя, выходы первого блока элементов задержки соединены с соответствующими вторыми входа- ми второго блока элементов И, выходы третьего блока элементов задержки соединены с соответствующими вторыми входами второго блока элементов ИЛИ, вэкоды которого соединены с Соответствующими первыми входами третьего блока элементов И, выходы

второго блока элементов задержки соединены с соответствующими вторыми входами первого блока элементов ИЛИ, вьгходы Которого соединены непосредственно с соответстйуюшими вторыми входами первого блока элементов И и через четвертый блок элеП

Л

1462394

ментов задержки с соответствутояими вторыми входами третьего блока элементов И, выходы которого соединены с соответствующими вторыми информа- ционными входами переключателя, выходы которого являются выходами устройства.