Устройство для синхронизации приема асинхронных сигналов Советский патент 1989 года по МПК G06F1/04 

&Ь

О 4

сд

СО

1

Изобретение относится к вычислительной технике и может быть использовано в устройствах привязки внешних асинхронных импульсов к синхроимпульсам.

Целью изобретения является повышение быстродействия.

На чертеже приведена схема предлагаемого устройства.

Устройство содержит распределитель 1 импульсов, блоки 2.1,...,2.п приема асинхронного сигнала, входы 3.1,...,З.п асинхронных сигналов, вы

ходы 4.14.п устройства. Каждый

блок 2 приема асинхронного сигнала содержит триггер 5, элемент 6 задержки, триггер 7.

Устройство работает следующим образом.

В исходном состоянии триггеры 5 и 7 всех блоков 2.1,2.2,...,2.п находятся в нулевом положении. Величина задержки Я элементов 6 должна быть равна длительности фронта импульсов, выдаваемых распределителем 1 импульсов, т.е. такой, чтобы к моменту появления фронта импульса на выходе элемента 6 триггер 7 был разблокирован по входу сброса в О .

На чертеже приведен пример выполнения устройства, в котором триггеры 5 и 7 по синхровходам работают от перепадов 0-1 импульсов, поступающих на эти входы, по асинхронным входам сброс устанавливается в нулевое положение по нулевому сигналу.

При поступлении асинхронного сигнала по одному из входов 3.1,...,3.п

например 3.1 по переднему фронту это

го импульса устанавливается в единичное положение триггер 5 первого блока 2.1.

При появлении первого импульса с выхода распределителя 1 импульса разрешается работа триггера 7 по синх- ровходу и запускается элемент 6 за- держки этого блока 2.1.

Через время и по переднему фронту импульса с выхода элемента 6 задержки устанавливается в единичное поло- жение триггер 7 блока 2.1. На выходе 4.1 появляется сигнал с прямого выхода триггера 7, одновременно вследствие появления на инверсном выходе триггера 7 нулевого сигнала, триггер 5 блока 2.1 устанавливается в нулевое положение. В момент окончания импульса на первом выходе рас

to

764532

пределителя 1 импульсов триггер 7 устанавливается в нулевое положение. На входе 4.1 оканчивается импульс. Устройство установилось в исходное состояние.

Таким образом, на выходе 4.1 (соответствующем входу 3.1), выдан импульс, синхронный импульсу, выданному распределителем 1 импульсов

и равный по длительности t

где

t v - длительность импульсов, выдаваемых на выходы распределителя 1 импульсов .

При поступлении импульсов на другие Входы устройство работает аналогично.

При поступлении импульсов на входы 3.1,3.2,..,,3.п одновременно или с интервалом, меньшим То, где Т0 1/f0, в единичное положение устанавливаются триггеры 5 блоков 2.1, 2.2

2,п на входы 3.1, 3.2,...,З.п которых поступили импульсы. Устройство же последовательно во времени выдает импульсы на выход 4.1,4.2,...,4.п.

Таким образом, если при включении питания триггеры 5 и 7 каких-либо блоков 2 установятся в единичное по- ложение, то устройство устанавливается в исходное состояние без подачи специального импульса.

.40

0

35

45

5

Формула изобретения

Устройство для синхронизации приема асинхронных сигналов, содержащее распределитель импульсов, п блоков приема асинхронных сигналов, где п - число каналов, причем каждый блок приема асинхронных сигналов содержит два триггера, прямой выход первого триггера соединен с информационным входом второго триггера, инверсный выход которого соединен с входом сброса в О первого тригге-0 ра, отличающееся тем, что, с целью повышения быстродействия устройства, в каждый блок приема асинхронных сигналовtвведен элемент задержки, прлчем синхровходы первых трипе ов блоков приема асинхронных сигналоз с первого по n-й являются соответственно входами с первого по n-й асинхронных сигналов устройства, информационные входы первых триггеров всех блоков приема асинхронных сигналов объединены и соединены с шиной единичного потенциала устройства выходы распределителя импульсов с

314764534

первого по n-й соединены с входамилов соединен с синхровходом второго

элементов задержки и с входами сбро-триггера, прямые выходы вторых тригса в О второго триггера соответст-геров блоков с первого по n-й приема

вующего блока приема асинхронных сиг-асинхронных сигналов являются соотналов, выход элемента задержки в каж-ветственно выходами с первого по

дом блоке приема асинхронных сигна-n-й устройства.

Изобретение относится к вычислительной технике и может быть использовано в устройствах привязки внешних асинхронных сигналов к синхроимпульсам. Отличительной особенностью устройства является то, что в нем отсутствует ограничение на длительность входных и синхронных импульсов. Целью изобретения является повышение быстродействия. Поставленная цель достигается за счет введения в каждый блок 2 приема асинхронного сигнала элемента 6 задержки, подсоединения триггера 5 к триггеру 7 и подключения блока 2 к распределителю 1 импульсов. 1 ил.