Устройство для считывания графической информации Советский патент 1989 года по МПК G06K11/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для считывания графической информации

Цель изобретения - расширение области применения за счет обеспечения возможности считывания относительных координато

На фиг.1 представлена блоктсхема предлагаемого устройства) на фиг.2 - схема блока управления

Устройство (фиг.1) содержит планшет 1 с координатными шинами, съемник 2 координат, генератор 3 импульсов, каналы преобразования, каждый

из которых содержит усилитель-ограничитель 4, блок 5 управления, ши- ротно-импульсный дискриминатор 6, ключ 7, формирователь 8 командных импульсов, счетчик 9, блок 10 памяти, сумматор 11, преобразователь 12 код - напряжение, компараторы 13 и 14, реверсивный счетчик 15, дешифратор 16, коммутатор 17, фазовращаетль 18, делитель 19 частоты, элемент 20 установки в исходное положение - кнопочный ключ. Каналы 21 преобразования обозначены пунктирной линией В устройство также входят фазовращатели RC-эле- мента 22

42ь

00

00

со

314818134

Планшет 1 изготовлен из изоляцией- тором 6, а значит пропорциональный

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для считывания графической информации. Цель изобретения - расширение области применения за счет обеспечения возможности считывания относительных координат. Устройство содержит генератор импульсов, планшет с системами взаимно ортогональных координатных шин, индуктивно связанных со съемником координат и подключенных к входам соответствующих фазовращающих RS - элементов, выходы которых соединены с входами усилителей-ограничителей каналов преобразования. Каждый канал содержит фазовращатель, сумматор, преобразователь код-напряжение, реверсивный счетчик, первый и второй компараторы и коммутатор. Устройство дополнительно содержит элемент установки в исходное состояние, а в каждый канал введены делитель частоты, блок управления, широтно-импульсный дискриминатор, формирователь командных импульсов, блок памяти, счетчик и ключ. 1 з.п. ф-лы, 2 ил.

ного материала, на поверхности которого вырезаны пазы с определенным шагом, например, равным 1/2 ширины прямоугольной петлевой обмотки. Для определения горизонтальной координаты используются, например, две секции обмоток, уложенньрс в пазы, сдвинутых

одна относительно другой на 1/2 шири- 1Q может меняться от N мии до N 0 и °т

ны петлевой обмотки и через фазовра- щающие RC-элементы соединенных параллельно, что позволяет при движении съемника по планшету получить сигнал U( , модулированньй по фазе. Для оп

ределения вертикальной координаты перпендикулярно к первым уложены другие две секции.

Съемник 2 координат, предназначенный для возбуждения координатных шин имеет форму карандаша, на оконечник которого намотана секционированная возбуждающая катушка, секции которой запитываются от первого выхода фазовращателя 18 соответствующего канала преобразования сигналов

Генератор 3 импульсов предназначе для формирования импульсов высокой частоты/

Усилитель-ограничитель 4 предназначен для усиления сигнала, поступающего на его вход с выхода координатных шин, и преобразует его в прямоугольный сигнал с амплитудой, стабилизированной на уровне ограничения U о

Блок 5 управления предназначен для установки схемы канала преобразования в исходное положение в любой произвольно выбранной на планшете точке и управляется элементом 20,,

Широтно-импульсный дискриминатор 6 предназначен для формирования импульса, ширина которого пропорциональна разности фаз информативного и опорного сигналов на его входах.

Ключ 7 открыт при наличии на его первом входе импульса с широтно-им- пульсного дискриминатора 6, и им

пульсы с выхода генератора 3 U проходят на вход первого счетчика 9, и по окончании этого импульса ключ 7 закрывается и проход высокочастотных импульсов прекращается

Первьй счетчик 9 предназначен для счета числа импульсов, поступающих на его вход. На его выходах получается код числа М , пропорциональньй разности фаз, измеряемой дискриминаи перемещению съемника 2 координат по планшету 1. Выходы счетчика 9 являются выходами точного канала измерения. Число N,, отражающее положение съемника 2 координат в пределах шага квантования апертуры, на которые разбита активная площадь планшета 1,

N

0

Д° Числа NIM««

и М

Ю н ч маис (мин -ч макс определяют нижний и верхний уровни rauia квантования соответственно, а число определяет середину апертуры. Число N

(о

(1 иин + 1макс

)/2. При

выборе апертуры в предлагаемом устройстве N,, N,, где , 2,3,..., a N(0 - MOIKc-N , где ,2,3,..о,п.

Формирователь 8 командных импульсов предназначен для формирования разнесенных во времени командных импульсов сначала для записи содержимого счетчика 9 в блок 10 памяти. 5 (второй выход), а потом установки в нулевое положение счетчика 9 (первый выход)„ Кроме того, импульсы с первого выхода формирователя 8 используются для тактирования RC-элемента

30

22 в блоке 5 управления, что обеспе0

чивает надежную установку в исходное положение схемы канала преобразования.

Блок 10 памяти хранит записанный

5 код числа N, до прихода следующего командного импульса и по прямым выходам передает его в первый сумматор 11 и в компараторы 13 и 14,а по инверсным выходам часть инвертирован0 ного кода М передается в блок 5 управления о

Сумматор 11 суммирует содержимое счетчика 9, записанное в блоке 10 памяти (точный канал), и содержимое

5 реверсивного счетчика 15 (грубый канал) . На выходе сумматора 11 код числа является полным координатным сигналом, отражающим движение съемника 2 по планшету в двоичном коде.

Преобразователь 12 код - напряжение предназначен для преобразования кода числа N в аналоговый сигнал. Компаратор 13, на первые входы которого поступает код числа N , a

на вторые входы подан постоянный код, соответствующий числу , в момент их равенства предназначен для формирования импульса, поступающего на вход обратного счета реверсивного

счетчика 15 и определяющего момент перехода через нижнюю границу апертуры.

Компаратор 14, на первые входы ко

торого также поступает код числа N,, а на вторые входы подан постоянньй код, соответствующий числу N, макс, в момент их равенства, предназначен для формирования импульса, поступающего на вход прямого счета реверсивного счетчика 15, и определения момента перехода через верхнюю границу апертурыо

Реверсивньй счетчик 15 предназначен для подсчета числа импульсов, поступающих с компараторов 13 и 14, при этом содержимое (код числа N4) отражает номер апертуры, в которой находится съемник 2 координат, и является выходом грубого канала измерения.

Дешифратор 16 предназначен для управления работой коммутатора 17. Последний предназначен для подключения в определенном порядке к входу дискриминатора 6 выхода фазовращателя 18.

Фазовращатель 18 из последовательности импульсов, поступающих с делителя 19 частоты, формирует столько опорных последовательностей импульсов, сдвинутых по фазе одна относительно другой на tf; электрических градусов по отношению к входной последовательности импульсов, где п - необходимое число апертур, , 1,2,,,, ,,,п - номер выхода фазовращателя 18, на сколько апертур разбита активная площадь планшета. Первый выход фазовращателя 18 также используется для питания соответствующей секции возбуждающей катушки съемника 2 координат.

Делитель 19 частоты предназначен для уменьшения частоты импульсов генератора 3 до необходимой.

Блок 5 управления (фиго 2) содержит первый элемент И-НЕ 23, первый триггер 24, второй элемент И-11Е 25, счетчик 26, схему 27 сравнения кодов третий элемент И-НЕ 28, узел 29 памяти, сумматор 30, второй триггер 31 преобразователь 32 кода, компаратор 33 и третий триггер 34

Компаратор 33 выходной сигнал усилителя-ограничителя 4 преобразует в прямоугольные положительные импуль

сы, соответствующие положительному полупериоду входного синусоидального сигнала U4 с уровнями, совместимыми с входными уровнями цифровых микросхем типа ТТЛо

Триггер 34, управляемый элементом 20 (U2o, U 20), предназначен для устранения дребезга контактов, управляет работой ключей 23 и 25 и выдает команды на запись в узел 29 памяти и установку в исходное положение реверсивного счетчика 15 (Ut2.). Переход из одного состояния в другое

5 триггера 34 происходит только с приходом импульса с формирователя 8 командных импульсов (Ug).

Элементы И-НЕ 23, 25 и 28 работают в режиме ключей, с помощью которых

0 задается логика прохождения информативных импульсов с компаратора 33 на первый вход дискриминатора 6 ()0

Триггер 24 с приходом информативного импульса с компаратора 33 за5 пускает счетчик 26, а с приходом импульса со схемы 27 сравнения кодов его останавливает и обнуляет.

Триггер 31 выполнен в виде D-триг- гера, на его вход поступает опорный

0 сигнал (U17 ) с коммутатора 17, представляющий собой последовательность импульсов с постоянной (в пределах одной апертуры) фазой, а на вход С поступает информативный сигнал UzS,

r представляющий собой также последовательность HMnynbcoBj фаза которых

ОТНОСИТелЬНО ОПОРНЫХ ИМПУЛЬСОВ (U47 )

может изменяться соответственно перемещению съемника 2 координат по

0 планшету 1„ На выходы R и S постоянно подан уровень логической единицы. Если разность фаз сигналов на вхо- дах D и С меньше 180°, то триггер 31 находится в таком состоянии, что

5 на прямом выходе имеется уровень логического нуля, а на инверсном - уровень логической единицы Как только разность фаз сигналов на входах D и С станет больше 180°, триггер 31

о меняет свое состояние на противоположное. Таким образом, триггер 31 фиксирует момент изменения разности фаз входных сигналов от 180° в сторону увеличения состоянием: на прямом

5 выходе уровнем логической единицы, на инверсном выходе уровнем логического нуля. Когда разность фаз сигналов на выходах триггера 31 больше 180° и на прямом выходе имеется уровень логической единицы, съемник 2 координат находится в пределах одной

апертуры в интервале когда разность фаз

N

ю

N я м /мяке

сигналов

входных

триггера 31 меньше 180° и на прямом ° его выходе имеется уровень логического нуля, съемник 2 координат в пределах одной апертуры находится в интервале . о.МЛО , а в момент пере- JQ хода съемником координат середины апертуры триггер 31 меняет свое состояние на противоположное о

Счетчик 26 с приходом разрешающего импульса с триггера 24 начинает подсчет импульсов, поступающих с генератора 3 (Uj). Содержимое счетчика 26 в двоичном коде подается на вторые входы схемы 27 сравнения кодов.

Сумматор 30 осуществляет суммирование кодов, поступающих на его вхо-г дыо На его выходе формируется код числа N4., пропорционально которому необходимо задержать во времени ин

нулевой уровень с триггера 31„ Есл съемник находится в интервале межд N10 и М4 д,а)(с , то сумма кодов N4 равна разнице кодов числел N и N, , а разность фаз между сигнал

U2fj и U1t больше 180 и на старший разряд первых входов сумматора 30 поступает уровень логической едини с триггера 31„

Пример. Допустим, что N10 8(1000), N,0-N,MV1H sN,MKe-Nw- -4(0100), N,Mn(( 4(0100), ,a|tc 12(1100), а съемник 2 находится

15 точке, в которой (1001). В да ном случае для записи кода максим ного значения числа N, достаточно трех разрядов сумматора 30, Так к разность фаз между опорными U4 и

20 информационным UM сигналами больш 180°, то на старший разряд первых входов сумматора 30 поступает уров логической единицы с триггера 31 и код числа

N,100,

В данном случае

г

формативный сигнал U2g при установке 25 , тогда сумма кодов N, и N,

схемы в исходное положение Так как в пределах апертуры код числа N,, может иметь любое из значений в интервале ...N4 макс, то в случае, когда

равна

100 +1IL-.

Т75ТТ

мин съемник

МСЛ КС

находится

в интервале 30

Блок 29 памяти по команде с тр гера 34 за-поминает и хранит код ч ла N4 и подает на первые входы сх 27 сравнения кодов.

N

«мин

N

10

код числа N4 должен быть равным разнице кодов чисел N 10 и N1} находится в интерва- код числа N должен быть равным разнице кодов чисел N1AWKC 35 равенства кода числа N4 и кода счета когда ле N,0 .

съемник

N макс

Блок 29 памяти по команде с триггера 34 за-поминает и хранит код числа N4 и подает на первые входы схемы 27 сравнения кодов.

Схема 27 сравнения кодов в момент

и N,,. Очевидно, что число N4 в любом

случае не может быть больше N10 - NIWMK N M«KC- Nto Поэтому в сумматоре 30 используется столько разрядов, сколько нужно для записи кода максимального значения числа М4. Для формирования кода числа N4 на старший разряд первых входов сумматора 30 подан сигнал с триггера 31, а на остальные младшие разряды - постоянный задающий код (логические кули). На вторые входы сумматора 30 поступает дополнительный код числа N (число N,), соответствующего части используемого обратного кода числа N. (числа N,)о

чика 26 вырабатывает импульс, который изменяет состояние триггера 24, тем самым останавливая и обнуляя счетчик 26, и одновременно через

40 элементы И-НЕ 25 и 28 поступает на вход дискриминатора 6 в качестве информативного импульса.

Преобразователь 32 кода преобразует код N4 в дополнительньй код чис45 ла°

50

1

Сумма прямого кода N5 и дополнительного кода

Јi

равна

мых кодов чисел N 10 и No

пря- съемразницеесли

ник 2 находится в интервале N й . N1P. При этом разность фаз между информативным U2e и опорным U17 сигналами меньше 180° и на старший разряд первых входов сумматора поступает

Устройство для считывания графической информации работает следующим образом

За исходное положение принято следующее состояние схемы: на кодовых выходах устройства имеются коды чисел Nxo Nu0, на аналоговых выходах , на выходах счетчика 9 - код ев числа N,0, на выходах реверсивного счетчика 15 - код числа N2o , к опорному входу дискриминатора 6 подключен первьй выход фазовращателя 18, разность фаз между информативным и опорнулевой уровень с триггера 31„ Если съемник находится в интервале между N10 и М4 д,а)(с , то сумма кодов N4 равна разнице кодов числел N макс и N, , а разность фаз между сигналами

U2fj и U1t больше 180 и на старший разряд первых входов сумматора 30 поступает уровень логической единицы с триггера 31„

Пример. Допустим, что N10 8(1000), N,0-N,MV1H sN,MKe-Nw- -4(0100), N,Mn(( 4(0100), ,a|tc 12(1100), а съемник 2 находится в

точке, в которой (1001). В данном случае для записи кода максимального значения числа N, достаточно трех разрядов сумматора 30, Так как разность фаз между опорными U4 и

информационным UM сигналами больше 180°, то на старший разряд первых входов сумматора 30 поступает уровень логической единицы с триггера 31 и код числа

N,100,

В данном случае

г

, тогда сумма кодов N, и N,

, тогда

равна

100 +1IL-.

Т75ТТ

равенства кода числа N4 и кода счетБлок 29 памяти по команде с триггера 34 за-поминает и хранит код числа N4 и подает на первые входы схемы 27 сравнения кодов.

Схема 27 сравнения кодов в момент

чика 26 вырабатывает импульс, который изменяет состояние триггера 24, тем самым останавливая и обнуляя счетчик 26, и одновременно через

элементы И-НЕ 25 и 28 поступает на вход дискриминатора 6 в качестве информативного импульса.

Преобразователь 32 кода преобразует код N4 в дополнительньй код числа°

Устройство для считывания графической информации работает следующим образом

За исходное положение принято следующее состояние схемы: на кодовых выходах устройства имеются коды чисел Nxo Nu0, на аналоговых выходах , на выходах счетчика 9 - код числа N,0, на выходах реверсивного счетчика 15 - код числа N2o , к опорному входу дискриминатора 6 подключен первьй выход фазовращателя 18, разность фаз между информативным и опорным сигналами на входах дискриминатора 6 равна 180 „

Один канал преобразования сигналов работает следующим образом (работа другого канала аналогична).

После включения напряжения питания на выходах реверсивного счетчика 15 появляется- произвольный код числа NJ, в пределах счетного диапазона, который дешифруется дешифратором 16 и поступает на коммутатор 17, согласно этому коду коммутатор 17 подключает соответствующий выход фазовращателя 18 к опорному входу широт- но-импульсного дискриминатора 6, Одновременно код числа N4 поступает на входы сумматора 11„ Код числа N в пределах одной апертуры появляется и на выходах счетчика 9, который че- рез блок 10 памяти поступает на другие входы сумматора 11. В результате на выходе канала преобразования появляется код числа NX, отличный от исходного числа Ny0 и не соответствую- щий положению съемника 2 координат на планшете 1, поэтому перед началом работы схема каналов преобразования устанавливается в исходное положение

Установка происходит следующим образом.

Нажимается кнопка элемента 20, триггер 34 с приходом импульса Ug на тактирующий вход меняет свое состояние на противоположное, На его пря- мом выходе появляется уровень логического нуля, который закрывает элемент И-НЕ 25, а на инверсном выходе триггера 34 уровень логической единицы открывает элемент И-НЕ 23 и раз- решает запись в узел 29 памяти. С выхода координатных шин через усилитель ограничитель 4 и компаратор 33 поступают прямоугольные импульсы с фазой, прямо пропорционально зависящей от перемещения съемника 2 координат по планшету 1 о Эти импульсы через открытые элементы И-НЕ 23 и 28 поступают на информативный вход дискриминатора

180 о Дискриминатор 6 вырабатывает импульсы, ширина которых соответст- вует этой разности. Каждый передний фронт этих импульсов открывает ключ

7,через который с генератора 3 на счетчик 9 приходит определенное число импульсов, в момент окончания импульса с дискриминатора 6 ключ 7 закрывается, а формирователь 8 импульсов выдает команды сначала на запись кода числа N,0 в блок 10 памяти (второй выход), а потом на обнуление Iсчетчика 9 (первый выход). С прихо- дом следующего импульса с дискриминатора 6 этот процесс повторяется.

Код числа Nw с блока 10 памяти поступает на входы сумматора 11, на другие входы которого с реверсивного счетчика 15 поступает код числа N2 Одновременно код числа поступает на входы компараторов 13 и 14, на другие входы которых поданы постоянные коды чисел и Л1Жв„ определяющие соответственно нижнюю и верхнюю границы апертуры, а число N10 соответствует середине апертуры, поэтому здесь никаких изменений не происходит о Одновременно часть инвертированного кода числа N о через преобразователь 32 кода поступает на входы сумматора 30 блока 5 управления, на другие входы которого подан

ПОСТОЯННЫЙ КОД ЧИСЛа Мао ЧИСЛО NJ

в данном случае равно нулю, так как разность фаз сигналов на входах дискриминатора 6 равна 180° и значит на выходе триггера 31 нулевой уровень, Сумма кодов N- и N( на выходах сумматора 30 в этом случае равна нулю, так как число N. также равно нулю Код числа N4 записывается в узел 29 памяти (кнопка элемента 20 нажата и запись разрешена) и поступает на входы схемы 27 сравнения кодов. Импульсы с компаратора 33 поступают на вход триггера 24, который с приходом переднего фронта каждого импульса меняет свое состояние, тем самым разрешая работу счетчика 26, который подсчитывает импульсы с генератора 3, поступающие на его вход, до тех пор, пока код числа импульсов на его выходе не сравняется с кодом числа N. Так как в рассматриваемом случае число на первых входах схемы 27 сравнения кодов, а на вторых входах еще до момента начала работы счетчика 26 также нуль, то схема 27 выдает сигнал, запрещающий изменить состояние триггера 24, и счетчик 26 работы не начинает. Сигнал с выхода схемы 27 сравнения кодов на вход дискриминатора 6 не проходит, так как элемент И-НЕ 25 закрыт (кнопка

элемента 20 нажата). В момент отпускания кнопки элемента 20 триггер 34 после прихода импульса Ug возвращается в предыдущее состояние, на прямом выходе уровень логической единицы открывает элемент И-НЕ 25 и устанавливает в исходное положение реверсивный счетчик 15 (код числа N20 ) На инверсном выходе триггера 34 уровень логического нуля закрывает элемент- И-НЕ 23 и запрещает запись в узел 29 памяти. Таким образом, в узел 29 памяти записан и хранится до следующего нажатия кнопки элемента 20 код числа , на входах сумматора 11 имеются коды чисел и Ыго, а на его выходе - Nxo, и схема канала преобразования находится в исходном состоянии. Измерение положения съемника координат начинается с момента отпускания кнопки элемента 20 и возвращения триггера 34 в предыдущее состояние, а начало отсчета производится от той точки на планшете 1, в которой находится съемник 2 координат в этот момент времени. Сигнал с усилителя-ограничителя 4 через компаратор 33 и после соответствующего преобразования в триггере 24, счетчике 26, узле 29 и схеме 27 сравнения кодов через элементы И-НЕ 25 и 28 поступает на информативный вход широтно-импульсного дискриминатора 6 Однако нужная точка начала отсчета на планшете может не соответствовать середине апертуры, тогда разность фаз информативного и опорного импульсов на входах дискриминатора 6 не равна 180° и в счетчик 9, следовательно, и в блок 10 памяти и на входы сумматора 11 поступает код числа N4 в пределах N,,Mmf -N1 мсисс, но не равный М,0 . Пусть, например, выбрана такая точка на планшете, в которой разность фаз сигналом на входах дискриминатора 6 больше 180 , тогда в блок 10 памяти, после нажатия кнопки элемента 20, поступает код числа NjMaKto С части инверсных выходов блока 10 памяти часть инвертированного кода числа N, через преобразователь 32 кода поступает на входы сумматора 30, на другие входы которого подан код числа N , так как разность фаз сигналов на входах дискриминатора 6 больше 180 и значит н старший разряд первых входов сумматора 30 с триггера 31 поступает уровен

логической единицы. Сумма кодов N-J и N, записывается в узел 29 памяти (кнопка элемента 20 нажата) и поступает на входы схемы 27 сравнения кодов. Одновременно код числа подсчитанных импульсов со счетчика 26 по- 1 ступает на другие входы схемы 27 сравнения кодов. В момент равенства кодов

на входах схема 27 вырабатывает импульс, который возвращает триггер 24 в предыдущее состояние, тем самым ос- танавливая и сбрасывая показания счетчика 26. Таким образом, на выхо5 де схемы 27 сравнения кодов формируется импульс, задержанный относительно информативного импульса пропорционально коду числа N, В момент отпускания кнопки элемента 20 и пере0 хода триггера 34 в предыдущее состояние код числа Щ запоминается в узле 29 памяти и все последующие импульсы на выходе схемы 27 задерживаются на время, пропорциональное этому коду,

5 С выхода схемы 27 импульсы через открытые элементы И-НЕ 25 и 28 проходят на вход широтно-импульсного дискриминатора 6, на второй вход которого после отпускания кнопки элемента 20

0 подключается первый выход фазовращателя 18, а разность фаз между сигналами на входах дискриминатора 6 теперь равна 180° и, следовательно, на выходе канала преобразования появляе ется код числа Nko, соответствующий исходному состоянию схемы.

В случае, когда выбрана такая точка на планшете, в которой разность фаз сигналов на выходах дискримина0 тора 6 меньше 180°, установка в исходное положение схемы канала преобразования происходит аналогично первому случаю, когда разность фаз сигналов равна 180 . Разница только в

5 том, что в этом случае число М не равно нулю и на выходе схемы 27 сравнения кодов вырабатывается импульс, задержанный относительно информативного импульса пропорционально коду

Q числа N.0

Пусть съемник 2 координат, начиная с выбранной точки, движется по планшету 1 так, что разность фаз между информационным и опорным сигналами

2 на входах фазового дискриминатора 6, начиная со 180°, увеличивается. На опорный вход дискриминатора 6 в этот момент подключен выход фазовращателя 18 с постоянной фазой (fe 0 соответ-j

13 ственно коду числа N

го

исходного

положения реверсивного счетчика 15 На выходе дискриминатора 6 вырабатываются импульсы, ширина которых увеличивается согласно увеличению разности фаз входных сигналов. Соответственно ширине этих импульсов ключ 7 пропускает пакеты импульсов с генератора 3 на счетчик 9, который подсчитывает число импульсов в каждом пакете. По окончании каждого импульса с дискриминатора 6 формирователь 8 командных импульсов формирует команды, по которым число импульсов в пакете NJ, сначала запоминается в блоке 10 памяти, а потом счетчик 9 устанавливается в нулевое положение и начинает работу с приходом следующего пакета импульсов Таким образом, на выходах блока 10 памяти имеются код числа N (прямые выходы) и инверсный код этого же числа N, (инверсные выходы) , которые увеличиваются пропорционально увеличивающейся разности фаз между информационным и опорным сигналами на входах дискриминатора 6 и, следовательно, пропорционально движению съемника 2 по планшету 1. Код числа N, с блока 10 памяти посту пает на первые входы сумматора Ни компараторов 13 и 14 В какой-то момент времени код числа N, сравнивается с кодом числа N , постоянно заданным на вторых входах компаратора 14, который вырабатывает импульс, поступающий на вход прямого счета реверсивного счетчика 15. Это означает, что съемник 2 координат, движущийся по планшету 1, достиг верхней границы апертуры.

Код на выходе реверсивного счетчика 15 увеличивается на единицу (N N40+1) и поступает на вход дешифратора 16 и вторые входы сумматора 11„ Код на выходе дешифратора 16 изменяется также на единицу, и коммутатор 17 подключает к опорному входу дискриминатора 6 выход фазовращателя Т8 с фазой tf, . Таким образом

на входах дискриминатора 6 разность фаз входных сигналов становится равной 180 , а на выходах блока 10 памяти, следовательно, появляется код числа N10 . На выходах сумматора 11 имеется код числа ,0+K(N40+1) , где К - соответствующий вес одного импульса компараторов 13 и 14. При

1

10

15

20

25

30 81813I

дальнейшем движении съемника 2 по планшету 1 код на выходах блока 10 памяти увеличивается, и в момент времени, когда N, N, qicc, компаратор 14 вырабатывает следующий импульс. Выходной код счетчика 15 становится Мг Ы2о+2, что аналогично указанному, вызывает срабатывание коммутатора 17. который подключает к опорному входу

дискриминатора 6 следующий выход фа-

2

зовращателя 18 с фазой (р, . п

ность фаз сигналов на входах дискриминатора 6 опять становится равной

180°« На выходе блока 10 памяти опять появляется код числа N , а на выходах сумматора 11 - код числа ,,0 + + К(Ы„0 +2). При дальнейшем движении съемника 2 по планшету 1 работа схемы канала преобразования аналогична

Пусть в какой-то момент времени съемник 2 меняет направление движения по планшету 1 на обратное В это время к опорному входу дискриминатора 6 подключен выход фазовращателя 18 с

фазой, например, СР«

на выходах

30

0

35

0

5

5

блока 10 памяти имеется код числа N

а на

N,Nn+

K( +i),

i - - мин вторых входах компарато

выходах сумматора 11 - код числа

С изменением направления движения съемника 2 разность фаз между информационным и опорным сигналами на входах дискриминатора 6 начинает уменьшаться и, следовательно , код числа N( на выходах блока 10 памяти также уменьшается. В момент равенства чисел N. и N, мии, заданного постоянно на ра 13, вырабатывается импульс, поступающий на вход обратного счета реверсивного счетчика 15. Это означает, что съемник 2 на планшете 1 достиг нижней границы апертуры. Код на выходах реверсивного счетчика 15 уменьшается на единицу (Na NM+i-1) , что через дешифратор 16 вызывает срабатывание коммутора 17, который к опорному входу дискриминатора 6 подключает выход фазовращателя 18 с фазой Cf j,

27 , после чего разность фаз между

сигналами на входах дискриминатора 6 становится 180°, на выходах блока 10 памяти появляется код числа N1Ј, a на выходах сумматора 11 - код числа ,O +K(N20+i-1). При дальнейшем движении съемника 2 разность фаз между сигналами на выходах дискриминато1514

pa 6 уменьшается, соответственно уменьшается код на выходах блока 10 памяти, и в момент времени, когда i компаратор 13 вырабатывает следующий импульсо Выходной код реверсивного счетчика 15 становится NteN10+i-2f что аналогично указанному вызывает срабатывание коммутатора 17, который подключает К опорному входу дискриминатора 6 выход фазовращателя 18 с фазой If 2lf. Разность фаз между входными сигналами дискриминатора 6 опять скачком увели

чивается до 180°, на выходах блока

10 памяти опять появляется код числа N,0, а на выходах сумматора 11 - код числа NX N10+K(N20+1-2). Последующие циклы работы схемы аналогичны

Когда положение съемника 2 на планшете 1 соответствует выбранной точке начала отсчета, к опорному входу дискриминатора 6 подключается выход фазовращателя 18 с фазой Cf0 0, на выходах блока 10 памяти появляетс число N10 , на выходах реверсивного счетчика 15 - код числа М1о, а на выходах сумматора 11 - код числа Nx N10 +К- . При дальнейшем движении съемника 2 по планшету 1 в том же направлении в следующий момент равенства кодов чисел N, и N мин на выходах реверсивного счетчика 15 появляется код числа Нг Мго-1, к опорному входу дискриминатора 6 подключается выход

фазовращателя 18 с фазой 21Г-, на выходах блока 10 памяти появляется

код числа, а на выходах сумматора

40

11 - код числа N,(N 10+K(N4o-1). По-1- следующие циклы работы схемы аналогичны. При необходимости установить схему канала преобразования в исходное положение в другой точке на план- 45 шете необходимо установить съемник 2 л координат в эту точку и нажать и отпустить кнопку элемента 20.

Таким образом, на кодовых выходах каждого канала преобразования полу- 50 чаются коды чисел, пропорциональные движению съемника по планшету, а на аналоговых выходах - аналоговые напряжения, также пропорциональные движению съемникао55 Формула изобретения

1 1. Устройство для считывания графической информации, содержащее гене16

0

5 0 5

0

5

0 5

ратор импульсов, планшет с системами взаимно ортогональных координатных шин, индуктивно связанных со съемником координат и подключенных к входам соответствующих фазовращающих КС-элементов, выходы которых соединены с входами усилителей-ограничителей каналов преобразования, каждый из которых содержит фазовращатель, сумматор, выход которого является первым выходом устройства, преобразователь код - напряжение, реверсивный счетчик, первый и второй компараторы, выходы которых подключены соответственно к суммирующим и вычитающим входам реверсивного счетчика, а первые информационные входы являются информационными входами устройства, и коммутатор, информационные входы которого соединены с выходами фазовращателя, отличающееся тем, что, с целью расширения области применения за счет обеспечения возможности считывания относительных координат, оно содержит элемент установки в исходное состояние и в каждом канапе преобразования делитель частоты, блок управления, широтно-импульсный дискриминатор, формирователь командных импульсов, блок памяти, счетчик и ключ, выход усилителя-ограничителя соединен с первым входом блока управления, первый выход которого подключен к установочному входу реверсивного счетчика, выход коммутатора соединен с первым управляющим входом широтно-импульсного дискриминатора и с вторым входом блока управления, второй выход которого подключен к второму управляющему входу широтно- импульсного дискриминатора, выход которого соединен с управляющими входами формирователя импульсов и ключа, тактовый вход которого подключен к выходу генератора импульсов, а выход - к счетному входу счетчика, установочный вход которого соединен с первым выходом формирователя импульсов и пятым входом блока управления, а выходы - с информационными входами блока памяти, вход разрешения записи которого подключен к второму выходу формирователя импульсов, прямые выходы блока памяти соединены с первыми информационными входами сумматора и вторыми информационными входами первого и второго компраторов, инверсные выходы блока памяти подключе

1714

ны к информационным входам блока управления, вторые информационные входы сумматора соединены с выходами реверсивного счетчика и входами дешиф- ратора, выходы которого подключены к управляющим входам коммутатора, выходы сумматора соединены с информационными входами преобразователя код - напряжение, выход которого является вторым выходом устройства, информационный вход фазовращателя подключен к выходу делителя частоты, вход которого, соединенный с четвертым входом блока управления, подключен к выходу генератора импульсов, а третий и шестой входы блока управления соединены с выходами элемента установки в исходное состояние.

2„ Устройство по , отличающееся тем, что блок управления содержит компаратор, вход которого является первым входом блока, три триггера, счетчик, схему сравнения, узел памяти, три элемента И-НЕ, сумматор и преобразователь кодов, информационный вход которого является информационным входом блока, дополнительным информационным входом которого является первый информационный вход сумматора, второй информационный вход которого подключен к выходу преобразователя кодов, а управ

r-.4i

JLmi ft,

0

5

81

0

5

0

318

ляющий вход- к выходу второго триггера, первый установочный вход которого является вторым входом блока, третьим и шестым входами которого являются установочные входы третьего триггера, управляющий вход которого является пятым входом блока, первым выходом которого является первый выход третьего триггера, подключенный к первому входу второго элемента И-НЕ, выход которого соединен с первым входом третьего элемента И-НЕ, выход которого подключен к второму установочному входу второго триггера и является вторым выходом блока, четвертым входом которого является счетный вход счетчика, управляющий вход которого соединен с выходом первого триггера, первый установочный вход которого соединен с выходом компаратора и с вторым входом первого элемента И-НЕ, первый вход которого подключен к второму выходу третьего триггера и к управляющему входу узла памяти, а выход - к второму входу третьего элемента И-НЕ, выход сумматора соединен с первым информационным входом схемы сравнения, второй информационный вход которой подключен к выходу счетчика, а выход - к второму установочному входу первого триггера и к второму входу второго элемента И-НЕ

Фиг1

в

Фиг. 2