Устройство преобразования аналоговых сигналов Советский патент 1989 года по МПК H03M1/00 

1

Изобретение относится к преобразованию аналоговых сигналов в цифровую форму с последующим восстановлением в аналоговую форму и может быть использовано в системах передачи сигналов, имеющих широкий динамический диапазон.

Цель изобретения - повышение раз- решающей способности и снижение уровня шума квантования.

На чертеже представлена структурная схема устройства преобразования аналоговых сигналов.

Устройство содержит последовательно соединенные сумматор 1 , аналого- цифровой преобразователь (АЦП) 2, канал 3 связи, первый цифроаналоговый преобразователь (ПАП) 4, первый фильтр 5 нижних частот (ФНЧ), а также последовательно соединенный второй ЦАП 6, второй ФНЧ 7, блок 8 сравнения, блок 9 управления, состоящий из последовательно соединенных дешифратора 10 и блока 11 наделения постоянной составляющей, блок 12 управления, состоящий из последовательно соединенных дешифратора 13 и блока 14 выделения постоянной составляющей, блок 15 регулирования усиления.

Работа АЦП 2 обеспечивается при подаче на тактовый вход тактовых импульсов fr.

АЦП 2 преобразовывает аналоговый сигнал в цифровую форму, причем цифровое значение предыдущей выборки сохраняется на входе АЦП 2 до следующей выборки и изменяется в момент прихода тактового импульса.

Канал 3 связи служит для передачи сигналов на дальнее расстояние и может быть выполнен, например, в виде длинного кабеля, волоконно-оптических световодов и т.д.

ФНЧ 5 и 7 имеют одинаковые параметры соответственно, причем ФНЧ 5 и 7 выполнены управляемыми напряжением. Они имеют единичный коэффициент передачи. При отсутствии управляющего напряжения частота среза фильтров близка к нижней частоте полосы частот входного сигнала, а при максимальном управляющем напряжении частота среза близка к верхней частоте полосы частот входного сигнала.

Блоки 9 и 12 управления имеют одинаковые параметры и предназначены для получения аналогового напряжения, управляющего ФНЧ 5 и 7, из последовательности цифровых кодов, поступающих на вход блоков 9 и 12 управления. Дешифраторы 10 и 13 предназначены для формирования сигнала в момент появления перегрузки АЦП 2 при входном напряжении, соответствующем максимуму диапазона преобразования. Дешифраторы 10 и 13 могут быть выполнены в виде цифровых блоков сравнения поступающих с АЦП 2 кодов с определенным кодом, соответствующим, например,3/4 максимума диапазона преобразования.

Например, 3/4 максимума диапазона преобразования будет соответствовать код 11000 т.е. две единицы

в старших разрядах. Поэтому достаточно подать с выхода АЦП 2 на вход логического элемента 2И-НЕ два старших разряда преобразования, чтобы выявить одновременное появление двух единиц

ъ старших разрядах, т.е. превышение входным аналоговым сигналом уровня 3/4 максимально возможного уровня преобразования. Аналогично, 7/8 будет соответствовать код 11100... и

т.д. Проинвертировав выход элемента И-НБ, получим 1 на выходе дешифраторов 10 и 13 в случае превышения входным аналоговым сигналом заданного уровня.

В дальнейшем используется аналоговое напряжение на выходах дешифраторов 10 и 13, поэтому выходные аналоговые уровни логических 1 и О должны быть достаточно стабильны и

одинаковы у дешифраторов 10 и 13.

Это условие достаточно просто выполняется, если используются микросхемы серии K56I при одинаковых напряжениях источников питания в дешифраторах 10 и 13, так как при достаточно большом сопротивлении нагрузки выходное напряжение логики 1 у данной серии практически равно напряжению питания, а логики О аналоговому нулю. Для получения прецизионных знач-ений уровней О и 1 на выходе дешифраторов 10 и 13 логики можно использовать аналоговый ключ, подключающий выход блоков к источнику опорного напряжения, что соответствует Лог.1, или к земляной шине, что соответствует Лог.О.

Блоки 11 и 14 выделения постоянной составляющей обеспечивают фильтрацию поступающей на их последовательности импульсов с целью получения управляющего напряжения, поступающего на ФНЧ 5 и 7. В простейшем случае это могут быть фильтры первого порядка, постоянная времени которых выбирается такой, чтобы управляемыми ими ФНЧ 5 и 7 успевали отслеживать изменения входного сигнала, исключая появление искажений в высокочастотной области. Типичной постоянной времени для сигналов звуковых частот является 0,1...5 с. Коэффициент передачи блоков 11 и 14 выбирается таким, чтобы он обеспечивал форсирование управляющего напряжения с уровнем, достаточным для перестройки ФНЧ 5 и 7 в необходимых пределах. Блок 15 регулировки усиления меняет коэффициент усиления под воз

5

действием управляющего напряжения и может быть выполнен на микросхеме 525 ПС2. Он имеет максимальный коэффициент усиления при минимальном уровне управляющего напряжения и минимальный коэффициент усиления при максимальном управляющем напряжении Зависимость изменения коэффициента усиления блока 15 и изменения частоты среза фильтров 5 и 7 от управляющего напряжения одинаково пропорциональна. Например, при повышении частоты среза ФНЧ 5 и 7 в 2 раза, коэффициент усиления блока 15 уменьшается в 2 раза, при любом уровне управляющего напряжения коэффициент уления блока 15 должен быть в пределах, обеспечивающих устойчивую работу устройства преобразования.

Устройство работает следующим образом.

Входной сигнал через сумматор поступает на вход АЦП 2, где преобразуется в сигнал цифровой формы с частотой. Полученные отсчеты поступают в канал 3 связи и на второй ЦДЛ 6, который преобразует цифровые выработки в аналоговую форму. С выход канала 3 связи сигнал в цифровой фо ме поступает на ЦДЛ 4, где происходит преобразование сигнала в аналоговую форму, и после фильтрации ФНЧ 5 сигнал поступает на выход устройства.

Аналоговое напряжение с выхода ЦАП 6 после фильтрации ФНЧ 7 поступает на блок 8 сравнения, куда такж приходит входной сигнал. В блоке 8 из входного сигнала вычитается сигнал, поступающий с выхода ФНЧ 7. Полученная разность усиливается блоком 15 регулировки усиления и поступает

на сумматор 1, где суммируется с входным сигналом.

При этом на выходе сумматора 1 действует напряжение

U,

ИМ +

(U ., - иф)-К

ус

напряжение сигнала на выходе сумматора 1; входное напряжение сигнала$

- напряжение на выходе ФНЧ 7; напряжение на выходе ЦАП 6}. коэффициент усиления блока

15 регулировки усиления передаточная характеристика ФНЧ 7.

0

5

0

1879

6

Напряжение на выходе ФНЧ 7

Uftx U

и

-+ и

ус

fly

25

Напряжение на выходе ФНЧ 7 тем точнее повторяет входное напряжение, чем больше К ус .

Так как выходное напряжение ЦАП 6 может принимать только дискретные значения, т.е. точно почти никогда не совпадает с напряжением входного сигнала, то процесс преобразования протекает таким образом, чтобы входной сигнал и сигнал на выходе ФНЧ 7 совпадали в среднем, причем усреднение выполняет ФНЧ 7. При этом на выходе ФНЧ 7 появляется восстановленный из цифрового кода исходный аналоговый сигнал с наложенной высокочастотной составляющей, причем амплитуда высокочастотных составляющих зависит от соотношения тактовой частоты fTK частоты среза ЈСОФНЧ 7. Частота ФНЧ 7 изменяется под воздействием управляющего напряжения, поступающего с блока 12 управления.

Так как U ф U М„-А $, U в ЦАП

иг

0

и

к

+ и

vc

в

Нлп

Ф

5

0

5

0

5

т.е. напряжение на выходе ЦАП 6 тем больше, чем меньше А.

При понижении частоты среза ФНЧ 7 уменьшается коэффициент передачи ФНЧ 7 на высоких частотах, а выходное напряжение иц/1п на этих частотах начинает возрастать. Соответственно увеличиваются значения цифровых кодов на входе ЦАП 6 и входе блока 12 управления, и при достижении определенного значения, выбираемого из условия отсутствия ограничения преобразуемого сигнала, на выходе дешифратора появляется напряжение логической 1, существующее до тех пор, пока значения цифрового кода на входе блока превышают заданное значение. На выходе дешифратора 13 появляются импульсы, следующие с частотой входного сигнала и длительностью, равной времени превышения входным сигналом определенного уровня, близкого к максимально возможному уровню для данного устройства преобразования и заданного определенным значением цифрового кода в дешифраторе 13.

Последовательность импульсов поступает на вход блока 14 выделения

постоянной составляющей, где происходит фильтрация импульсов и получается сигнал управления ФНЧ 7 и блоком 15 регулировки усиления. При увеличении напряжения сигнала управления повышается частота среза ФНЧ 7, что приводит к уменьшению длительности превышения сигналом заданного уровня и понижению напряжения сигнала управления. Таким образом, частота среза f Ср и коэффициент усиления К ус автоматически устанавливаются оптимальными для данного входного сигнала и изменяются при изменении сигнала таким образом, чтобы исключить появление перегрузок-АЦП 2, ЦДП 6 и 4.

Так как ЦДЛ 6 и 4, ФНЧ 7 и 5, блоки 1 2 и 9 управления имеют одинаковые параметры и на входы ЦАП 6 и 4, блоков 12 и 9 поступает одинаковый сигнал в цифровой форме, то сигналы на выходе ФНЧ 7 и выходе ФНЧ 5, а значит выходы устройства, будут одинаковыми.

Уменьшение уровня высокочастотных составляющих при увеличении отношеf r

Ј

ФНЧ 7 подавлять высокочастотные составляющие сигнала. Фильтры высокого порядка хорошо подавляют высокочастотные составляющие, но вносят большой фазовый сдвиг на высоких частотах, что при увеличении коэффициента усиления К ус. может привести к самовозбуждению устройства преобразования на этих частотах. Поэтому в устройстве лучше использовать фильтры не выше второго порядка. Если ФНЧ 7 первого порядка, то при увеличении

JT

f,

ющих прямо пропорционально снижается, что позволяет при увеличении коэффициента усиления К Ve прямо пропорционально увеличивать точность преобразования малых изменений сигнала, т.е. повысить разрешающую способность преобразования. Снижение уровня высокочастотных составляющих приводит также к снижению шума квантования.

Таким образом, предлагаемое устройство позволяет, по сравнению с

14818798

известным, повысить разрешающую способность преобразования и понизить шум квантования за счет адаптации к входному сигналу - лучения большего

fcP

Повышение разрешающей способности и уменьшение шума квантования приводят, соответственно, к расширению динами- 10, ческого диапазона преобразуемых сигналов .

ния -Ј- определяется способностью

;СР

И ВОЗМОЖНОСТИ..ПОотногаеният

15

20

25

30

35

40

уровень высокочастотных составляср

45

50

55

Формула изобретения

1 . Устройство преобразования аналоговых сигналов, содержащее последовательно соединенные сумматор, аналого-цифровой преобразователь, канал связи, первый цифроаналоговый преобразователь, первый фильтр нижних частот, выход которого является выходной шиной, а первый вход сумма- 1 тора объединен с первым входом блока i сравнения и является входной шиной, второй вход блока сравнения через последовательно соединенные второй фильтр нижних частот и второй цифроаналоговый преобразователь подключен к выходу аналого-цифрового преобразователя, отличающееся тем, что, с целью повышения разрешающей способности и снижения уровня шума квантования, в него введены первый и второй блоки управления и блок регулирования усиления, информационный вход которого соединен с выходом блока сравнения, выход подключен к второму входу сумматора, а управляющий вход объединен с управляющим входом второго фильтра нижних частот и через первый блок управления подключен к выходу аналого-цифрового преобразователя, причем вход второго блока управления объединен с входом первого цифроаналогового преобразователя, а выход подключен к управляющему входу первого фильтра нижних частот.

2. Устройство по п. отличающееся тем, что каждый блок управления выполнен на последовательно соединенных дешифраторе и блоке выделения постоянной составляющей, выход которого является выходом блока, а вход дешифратора является входом блока.

разрешающую споания и понизить счет адаптации

И ВОЗМОЖНОСТИ..ПОотногаеният

5

0

5

0

5

0

5

0

5

Формула изобретения

1 . Устройство преобразования аналоговых сигналов, содержащее последовательно соединенные сумматор, аналого-цифровой преобразователь, канал связи, первый цифроаналоговый преобразователь, первый фильтр нижних частот, выход которого является выходной шиной, а первый вход сумма- 1 тора объединен с первым входом блока i сравнения и является входной шиной, второй вход блока сравнения через последовательно соединенные второй фильтр нижних частот и второй цифроаналоговый преобразователь подключен к выходу аналого-цифрового преобразователя, отличающееся тем, что, с целью повышения разрешающей способности и снижения уровня шума квантования, в него введены первый и второй блоки управления и блок регулирования усиления, информационный вход которого соединен с выходом блока сравнения, выход подключен к второму входу сумматора, а управляющий вход объединен с управляющим входом второго фильтра нижних частот и через первый блок управления подключен к выходу аналого-цифрового преобразователя, причем вход второго блока управления объединен с входом первого цифроаналогового преобразователя, а выход подключен к управляющему входу первого фильтра нижних частот.

2. Устройство по п. отличающееся тем, что каждый блок управления выполнен на последовательно соединенных дешифраторе и блоке выделения постоянной составляющей, выход которого является выходом блока, а вход дешифратора является входом блока.

(Ъ еь х

Изобретение относится к преобразованию аналоговых сигналов в цифровую форму с последующим восстановлением в аналоговую форму и может быть использовано в системах передачи сигналов, имеющих широкий динамический диапазон. Цель изобретения - повышение разрешающей способности преобразования и снижение уровня шума квантования. Устройство преобразования аналоговых сигналов содержит последовательно соединенные сумматор, аналого-цифровой преобразователь, канал связи, первый цифроаналоговый преобразователь, первый фильтр нижних частот, а также последовательно соединенные второй цифроаналоговый преобразователь, второй фильтр нижних частот, блок сравнения, причем вход второго цифроаналогового преобразователя подключен к выходу аналогоцифрового преобразователя, а выход блока сравнения соединен с первым входам сумматора. В устройство введены первый блок управления, состоящий из последовательно соединенных дешифратора и блока выделения постоянной составляющей, и второй блок управления, состоящий из последовательно соединенных дешифратора и блока выделения постоянной составляющей, а также блока регулирования усиления. Фильтры нижних частот выполнены управляемыми напряжением, выходы блоков управления подключены к управляющим входам фильтров соответственно, а входы - к входам цифроаналоговых преобразователей соответственно. Выход блока сравнения подключен через блок регулирования усиления к второму входу сумматора, а выход одного из блоков управления подключен к управляющему входу блока регулирования усиления. 1 з.п. ф-лы, 1 ил.

ш

Csi

Г

г

ГЪ

I

1ГЪ

о