Устройство для установления соединений в многоканальной цифровой системе связи Советский патент 1989 года по МПК H04J3/16 

сл

с

Изобретение относится к электросвязи. Цель изобретения - повышение быстродействия. Устройство содержит определитель 1 каналов, анализатор 2 сигналов, переключатели 3 и 4 приема и передачи, дешифраторы 5 и 6 исходящих и входящих сигналов, анализатор 7 состояния каналов и блок задержки 8. Устройство работает в четырех режимах приема: сигнала "Вызов" от абонента на исходящей станции, сигнала "Вызов" из канала на входящей станции, сигнала "Отбой" от абонента на исходящей станции, сигнала "Отбой" из канала на входящей станции. Цель достигается введением дешифраторов 5 и 6, анализатора 7 и блока задержки 8. Устройство по пп. 2 и 3 ф-лы отличается выполнением анализатора 7 и блока задержки 8. 2 з.п. ф-лы, 3 ил.

4Ь

00

СО

35

Zn

Изобретение относится к области электросвязи и может быть использовано в проводных многоканальных цифровых системах связи.5

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная электрическая схема устройства для установления соединений в много- Ю канальной цифровой системе связи; ка фиг. 2 - структурная электрическая схема анализатора состояния каналов; на фиг. 3 - структурная электрическая схема блока задержки. 5

Устройство содержит определитель 1 каналов, анализатор 2 сигналов, переключатель 3 приема, переключатель 4 передачи,дешифратор 5 исходящих сигналов, дешифратор 6 входящих сигна- 20 лов, анализатор 7 состояния каналов и блок 8 задержки. Анализатор 7 состояния каналов содержит с первого по шестой элементы ИЛИ 9 - 14, первый, второй и третий триггеры 15, 16 и 17, 25 и 17, аналогичные действиям при прие- с первого по четвертый ключи 18-21 ме сигнала Вызов, описанном выше.

пульсов с выхода переключателя 3, появляющихся после определения сигналов Вызов, подтверждения сигналов Вызов в определителе 1 и анализа в анализаторе 2. Первый блок 22 задержки служит для задержки сигнала сброса первого триггера 15, чтобы первым перебросился второй триггер 16. Сброс первого триггера 15 осуществляется с целью закрытия первого и третьего ключей 18 и 20 для прохождения сигнала подтверждения вызова с другой станции через дешифратор 6. В описанном режиме в цепи приема на исходящей станции элемент 26 задержки не включен и тактовые импульсы поступают в передающий и приемный блоки системы без задержки.

Режим приема сигнала Вызов из канала на входящей станции.

Поступающий на вход дешифратора 6 сигнал Вызов производит действия над первым и третьим триггерами ,15

и первый и второй блоки 22 и 23 задержки. Блок 8 задержки содержит первый и второй ключи 24 и 25, элемент 26 задержки и элемент ИЛИ 27.

Устройство для установления соединений в многоканальной цифровой системе связи работает следующим образом.

Режим приема сигнала Вызов от абонента на исходящей станции.

На входы дешифратора 5 поступает .сигнал Вызов, который через третий элемент ИЛИ 11 анализатора 7, устанавливает третий триггер 17 в единичное состояние, подготавливая тем самым второй и четвертый ключи 19 и 21 к открытию в случае поступления в дальнейшем сигнала Отбой, Сигнал Вызов с выхода дешифратора 5 поступает также на третий ключ 20, подготовленный ранее к открытию (как и первый ключ 18) единичным сигналом с первого триггера 15. Сигнал с выхода третьего ключа 20 поступает через четвертый элемент ИЛИ 12 на вход сброса второго триггера 16, а через пятый элемент ИЛИ 13 и первый блок 22 - на вход сброса первого триггера 15. С первого1 выхода второго триггера 16 единичный потенциал подготавливает к открытию второй ключ 25 блока 8 для пропуска через него (через элемент ИЛИ 27) соответствующих им

и 17, аналогичные действиям при прие- ме сигнала Вызов, описанном выше.

пульсов с выхода переключателя 3, появляющихся после определения сигналов Вызов, подтверждения сигналов Вызов в определителе 1 и анализа в анализаторе 2. Первый блок 22 задержки служит для задержки сигнала сброса первого триггера 15, чтобы первым перебросился второй триггер 16. Сброс первого триггера 15 осуществляется с целью закрытия первого и третьего ключей 18 и 20 для прохождения сигнала подтверждения вызова с другой станции через дешифратор 6. В описанном режиме в цепи приема на исходящей станции элемент 26 задержки не включен и тактовые импульсы поступают в передающий и приемный блоки системы без задержки.

Режим приема сигнала Вызов из канала на входящей станции.

Поступающий на вход дешифратора 6 сигнал Вызов производит действия над первым и третьим триггерами ,15

5

0

0

5

0

Действие же над вторым триггером 16 обратное; сигнал Вызов с выхода дешифратора 6 через первый ключ 18 и второй элемент ИЛИ 10 поступает на вход установки второго триггера 16. Второй триггер 16 выставляет единичный потенциал на своем втором выходе, подготавливая к открытию первый ключ 24 блока 8.

В этом режиме в цепи приема на входящей станции элемент 26 задержки включен и тактовые импульсы поступают в передающий блок системы с выхода переключателя 4 без задержки, а в приемный блок системы с выхода пере-1 ключателя 3 с задержкой во времени.

Режим приема сигнала Отбой от абонента на исходящей станции.

С второго выхода анализатора 2 (первый выход дешифратора 28) сигнал Отбой поступает через третий вход анализатора 7, открытый (третьим триггером 17) второй ключ 19 и четвертый элемент ИЛИ 12 на вход сброса второго триггера 16. Подготавливается к открытию второй ключ 25, Сигнал Отбой выполняет также следующие действия : через первый элемент ИЛИ 9 устанавливает первый триггер 15 в единичное состояние, подготавливая к открытию первый, и третий ключи 18 и 20: сбрасывает в О третий триггер 17 (через третий элемент ИЛИ 11 и блок

23), закрывая ключи 13 и 14. В этом режиме в цепи приема на исходящей станции элемент задержки 26 не включен.

Режим приема сигнала Отбой из канала на входящей станции.

С третьего выхода анализатора 2 сигнал Отбой поступает через четвертый вход анализатора 7, открытый1 четвертый ключ 21 и второй элемент ИЛИ 10 на установочный вход второго триггера 16. Подготавливается к открытию первый ключ 24. В остальном действии сигнала Отбой аналогичным действием в режиме приема сигнала Отбой, описанном выше. В этом режиме- в цепи приема на входящей станции включен элемент задержки 26.

Формула изобретения

50

55

являются соответственно первым и вторым выходами анализатора состо канала.

5

0

5

5

подключен к первому входу второго триггера, последовательно соединенные третий элемент ИЛИ, третий триггер, второй ключ и четвертый элемент ИЛИ, выход которого подключен к второму входу второго триггера, последовательно соединенные третий ключ, пятый элемент ИЛИ н первый блок задержки, выход которого подключен к второму входу первого триггера, и последовательно соединенные четвертый ключ, шестой элемент ИЛИ и второй блок задержки, выход которого соединен с вторым входом третьего триггера, выход которого соединен с первым входом четвертого ключа, выход которого соединен с вторым входом второго элемента ИЛИ, первый вход которого объединен с вторым входом пятого элемента ИЛИ, выход первого триггера подключен к первому входу третьего ключа, выход которого соединен с вторым входом четвертого элемента ИЛИ, первый вход которого объединен с вторым входом шестого элемента ИЛИ, причем объединенные первый вход третьего элемента ИЛИ и второй вход третьего ключа являются первым входом анализатора состояния каналов, вторым входом которого являются объединенные вторые входы первого ключа и третьего элемента ИЛИ, объединенные первый вход первого элемента ИЛИ и второй вход второго ключа являются 1 третьим входом анализатора состояния каналов, четвертым входом которого являются объединенные вторые входы первого элемента ИЛИ и четвертого

до ключа а выходы второго триггера дс

0

5

являются соответственно первым и вторым выходами анализатора состояния канала.

3. Устройство по п. 1, отличающееся тем, что блок задержки содержит последовательно соединенные первый ключ, элемент задержки и элемент ИЛИ, к второму входу которого подключен выход второго , вход которого объединен с входом первого ключа и является входом блока задержки, первым и вторым управляющими входами которого являются управляющие входы соответственно второго и первого ключей, а выход элемента ИЛИ является выходом блока задержки.