Устройство для контроля последовательности чередования аналоговых сигналов Советский патент 1989 года по МПК H04B3/46 

С1

(Л

4i

;о to

4 00 N9

Ю

Изобретение относится к электросвязи, может быть использовано в устройствах контроля систем связи, в автоматике, вычислительной технике и является усовершенствованием устройства по авт. св. N 1099394.

Цель изобретения - расширение Функциональных возможностей путем обеспечения контроля последователь- ности чередования импульсных сигналов.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для контроля последовательности чередования аналоговых сигналов содержит блоки 1-1 1-N обработки аналогового сигнала, включающие первые и вторые злементы И-НЕ 2-1 - 2-N и 3-1 - 3-N, третьи элементы И-НЕ 4-1 - 4-N, блок 5 отображения, генератор 6 импульсов и блоки 7-1 - 7-N фиксации импульсного сигнала, включающие триггеры 8-1 - 8-N,,ключи 9-1 - 9-N и компараторы 10-1 - 10-N.

Устройство работает следующим образом.

В исходном состоянии на входах

С1 - CN блоков 7-1 - 7-N фиксации импульсного сигнала присутствуют сигналы низкого уровня. Поэтому в исходном состоянии триггеры 8 блоков 7 фиксации импульсного сигнала сброшены. Сигналы низкого уровня поступают с выходов триггеров 8 на первые входы первых и вторых элементов И-НЕ 2 и 3 на выходах которых устанавливаются сигналы высокого уровня. Эти сигналы поступают на входы третьих элементов И-НЕ 4, на выходах которых устанавливаются сигналы низкого уровня, не вызывающие включения индикации в блоке 5. Эти же сигналы открывают ключи 9 в блоках 7 фиксации импульсного сигнала, подготавливая блоки 7 фиксации к работе.

Состояния первых и вторьсх входов компараторов 10 одинаково, так как низкие уровни сигналов присутствуют на входах и выходах триггеров 8, поэтому выходы компараторов 10 имеют низкий уровень, и записи в триггеры 8 не происходит. При поступлении на вход С1 сигнала высокого уровня состояние входов компаратора 10-1 становится различным, на выходе появляетс

5

0 5

о

0 5

5

0

5

сигнал высокого уровня, который через открытый ключ 9-1 поступает на вход синхронизации триггера 8-1, что приводит к изменению состояния его выхода на единичное. Этот сигнал поступает на первые входы первого и второго элементов И-НЕ 2-1 и 3-1. Первый элемент И-НЕ 2-1 переключается в нулевое состояние, что приводит к переключению выхода третьего элемента И-FIE 4-1 в единичное состояние и к включению первого индикатора блока 5. Сигнал с выхода третьего элемента И-ИЕ 4-1 закрывает ключ 9-1, что препятствует дальнейшему изменению состояния триггера 8-1. При этом высоким уровнем напряжения на втором входе первого элемента И-НЕ 2-2 производится подготовка его к работе. При появлении сигнала высокого уровня на входе С2 схема работает аналогичным образом, и загорается второй индикатор блока 5 отображения.

Таким образом, при соблкдении заданной последовательности поступления сигналов происходит последовательное загорание соответствующих индикаторов блока 5 отображения. При вьтадении из контролируемой последовательности чередования сигналов, например, на входе С1 состояние триггера 8-1 остается нулевым, первые элементы И-НЕ 2-1 и 2-2 и второй элемент И-НЕ 3-1 не изменяет своего состояния за счет наличия на их входах низкого уровня с выхода триггера 8-1. Третий элемент И-НЕ 4-1 за счет наличия на его входах высоких уровней напряжения остается в нуле- вом состоянии, и соответствуюш 1й индикатор, подключенный к его выходу, не горит.

При поступлении сигнала высокого уровня на вход 02 состояние входов компаратора 10-2 становится различным, состояние его вькода меняется на единичное, через открытый ключ 9-2 этот сигнал переключает триггер 8-2 в единичное состояние. Сигнал с выхода триггера 8-2 поступает на первые входы первого и второго элементов И-НЕ 2-2 и 3-2. Второй элемент И-НЕ 3-2 блока 1-2 обработки аналогового сигнала открывается и пропускает ниу. кочастотные импульсы с выхода генератора 6 импульсов на первый вход третьего элемента И-НЕ 4-2, а первый

элемент И-ПЕ 2-2 остается в единичном состоянии за счет низкого уровня пропущенного сигнала. Выход третьего элемента И-11Е 4-2 блока 1-2 обработки аналогового сигнала меняет сво состояние с частотой генератора 6 импульсов, что приводит к миганию второго индикатора блока 5 отображения, сигнализируя тем самым о выпадении из заданной последовательности пре- дыдутчего сигнала. При этом ключ 9-1 периодически открывается, что не позволяет окончательно фиксировать нарушение заданной последовательности, для исключения случаев пропуска восстановления требуемой последовательности чередования сигналов. При выпадении каких-либо сигналов из заданной последовательности нарушение в последовательности чередования сигналов определяется по мигающим с частотой низкочастотного генератора 6 индикаторам блока 5, соответствующим месту нарушения чередования сигна- лов. Возврат устройства в исходное состояние осуществляется подачей на входы С1-CN сигналов низких уровней.

Формула изобретения Устро) 1СТ}и для контроля последовательности чередова1шя аналоговых сиг налов по авт. св. N 1099394, о т j и ч а ю щ е е с я тем, что, с целью рас1Ш1реш1я функциональных возможностей путем обеспечения контроля поеледоватачьности чередования импульсных сигналов, введены N блоков фиксации импульсного сигнала, каждый из которых содержит последовательно соединенные компаратор, ключ и триггер, сигнальный вход Которого соединен с первым входом компаратора и является одним из сигнальных входов устройства и первым входом блока фиксации импульсного сигнала, вторым входом и выходом которого являются соответственно второй вход ключа и выход триггера, соединенный с вторым входом компаратора, при этом второй вход и выход каждого блока фиксации импульсного сигна.па соединены соответственно с выходом соответствующего третьего элемента И-ПЕ и с первым входом соответствующего блока обработки аналогового сигнала.

Изобретение относится к электросвязи и может быть использовано в устройствах контроля систем связи. Цель изобретения - расширение функциональных возможностей. Устройство для контроля последовательности чередования аналоговых сигналов содержит блоки обработки 1 аналогового сигнала, состоящие каждый из эл-тов И-НЕ 2 и 3, эл-ты И-НЕ 4, блок отображения 5, г-р 6 импульсов и блоки фиксации 7 импульсного сигнала, состоящие каждый из триггеров 8, ключей 9 и компараторов 10. Цель достигается путем обеспечения контроля последовательности чередования импульсных сигналов с помощью введенных блоков фиксации 7. 1 ил.