Способ аналого-цифрового преобразования и устройство для его осуществления Советский патент 1989 года по МПК H03M1/52 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования аналоговых сигналов в цифровые, на- пример сигналов, генерируемых детектором под действием рентгеновского излучения в ядерной радиоэлектронике.

Цель изобретения - повышение чувствительности и точности аналого-циф- рового преобразования.

На фиг.Г приведена функциональная схема устройства для аналого-цифрового преобразования; на фиг.2 - схема блока управления.

Устройство для аналого-цифрового преобразования (фиг.1) содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3 и А, блок 5 управления, генератор 6 тактовых им- .пульсов, цифровой ключ 7, первый и второй счетчики 8 и 9, накопительный регистр 10, цифроаналоговый преобразователь (ЦАП) 11, регистр 12, блок 13 деления, управляющую входную шину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнего порогового сравнения, выходную шину 17.

. Блок управления (фиг.2) содержит первый RS-триггер 18, первый и второй формирователи 19 и 20 импульсов, первый, элемент И 21, вто рой RS-триггер 22, второй элемент И 23, третий формирователь 24 импульсов, третий и четвертый RS-триггеры 25 и 26, четвертый, пятый и шестой формирователи 27, 28 и 29 импульсов, элемент ИЛИ 30, седьмой, восьмой и девятьй формирователи 31, 32 и 33 импульсов, третий элемент И 34, пятый RS-триггер 35.

Способ аналого-цифрового преобразования основан на использовании свойства расширения динамического диапазона аналого-цифрового преобразования сигналов при повьш ении разрядности преобразования, .обусловленного зависимостью разрядности преобразования от числа уровней квантования преобразуемого сигнала. Согласно предлагаемому способу осуществляют заданную разрядность преобразования сигналов с нулевого нижнего значения динамического диапазона без снижения чувствительности и точности преобразования.

0

с

10

5

5

0

5

0

Устройство, реализующее способ аналого-цифрового преобразования.работает следующим образом. В исходном состоянии сиг налом с первого выхода блока 5 управления интегратор 1 заблокирован, напряжение на его выходе удерживается на уровне ниже порога срабатьшания первого компаратора 3, задаваемого сигналом на входной шине 16, первый и второй счетчики 8 и 9 находятся в нулевом состоянии. Код с выхода первого счетчика 8 подается на вход регистра 12, который включен в режим записи входного кода. Инверсный двоичный код с выхода регистра 12 подается на ЦАП 11, при помощи которого формируют выходное напряжение в соответствии с формулой

ивь,кг fN,,

где N КОД на выходе первого счетчика 8 в двоичном представлении;

1 N I - инверсный код на выходе регистра 12 в двоичном п представлении (в общем случае);

iU - цена одного кванта циф- роаналогового преобразования .

Напряжение на выходе ЦАП 11 в исходном состоянии принимает заданное максимальное значение. По сигналу, поступающему по шине 14, блок 5 управления разрешает работу интегратора 1 и входной ток, поступающий по шине 15, начинает заряжать емкость С интегратора 1. Напряжение на выходе интегратора 1 меняется в соответствии с формулой

и

ВЫХ (

1 С

где t - текущее время;

ig - входной ток устройства. Увеличение напряжения на выходе интегратора 1 приводит к тому, что в некоторый момент времени t срабатывает первый компаратор 3. В этот момент времени разблокируется цифровой ключ 7 и сигналы с генератора 6 тактовых импульсов начинают поступать на счетный вход первого счетчика 8. По мере заполнения первого счетчика 8 двоичный код на его выходе увеличивается, а инверсньш код на выходе регистра 12 уменьшается.

3

-

Так как этот код поступает на ЦАП 11, то напряжение на его выходе ступенчато уменьшается от исходного масимального значения до

Р вь.а («Л,Ли ,

где |Nj - текущее значение двоичнго кода на выходе первого счетчика 8.

Напряжение на выходе интегратора 1 продолжает расти и в некоторый момент времени Ugi,,x, сравняется с напряжением . При этом срабатывает второй компаратор 4. В этот мо

мент времени t блокируется цифровой ключ 7, а регистр 12 переводится в режим запоминания значения двоичного цифрового кода {N,j , который накоплен в первом счетчике 8 к моменту

t, дующее равенство

времени t. При этом достигается слеи.

Uo

U6b,vi (N.I . u и.

-В BЫ)(1 1.-1J2

где - напряжение верхнего поро-

о

га; {N, инверсный код на выходе

регистра 12 в двоичном х представлении.

Интегратор устанавливается в не ходное состояние, во второй счетчик 9 записывается 1.

Начинается формирование следующего цикла интегрирования входного сигнала. На втором и последующихциклах интегрирования напряжение с выхода ЦАП 11 остается постоянным. Первый счетчик 8 продолжает подсчитывать сигналы, проходящие через цифровой ключ 7, а второй счетчик 9 подсчитывает количество полных циклов интегрирования входного сигнала. Содержимое первого счетчика 8 по окончании каждого цикла интегрирования переписывается в накопительный регистр 10. К моменту окончания времени преобразования, определяемому сигналом на шине 14, в накопительном регистре 10 записан код N; , во втором

счетчике 9 записан код п числа пол- ных циклов интегрирования в течение заданного времени преобразования входного сигнала.

По команде блока 5 управления блок 13 деления вычисляет величину

.,

14.

затем блок 2 умножения вычисляет величину

|w;

которая с точностью до масштабного коэффициента М соответствует среднему значению входного тока за время преобразования. Масштабный коэффициент М в случае, если напряжение нижнего порога на шине 16 равно О, равен

М ли- f с,

20

5

лс

ffJ

30

0

где f - частота тактовых импульсов

генератора 6.

Разрядность аналого-цифрового пре образователя, реализующего предлагаемый способ, увеличена на величину 1о82 («, N,;), где (N,,- N,j) - цифровой эквивалент разности между максимальной и минимальной длительностью первого цикла интегрирования, что свидетельствует о повышении чувствительности и точности преобразования. Предлагаемый способ и устройство могут быть использованы для получения нелинейных характеристик преобразования при выполнении цифро-ансшогового преобразователя функциональным с монотонной (выпуклой или вогнутой) характеристикой преобразования.

Формула изобретения

1. Способ аналого-цифрового преобразования, основанный на последовательном выполнении циклов интегрирования входного сигнала в течение заданного интервала времени, в каждом из которых формируют сигнал, пропорциональный интегралу от входного сигнала, начиная от первоначального уровня сигнала, меньшего нижнего заданного порогового уровня, осущест- вляют сравнение сформированного сиг- нала с заданным нижним и верхним пороговыми уровнями, формирование информационного интервала времени с длительностью, определяемой моментами равенства сформированного сигнала соответственно нижнему и вер хне- му пороговым уровням, и заполнение информационного интервала времени импульсами заданной частоты, восстанавливают первоначальный уровень сигнала, после чего осуществляют под5

счет количества импульсов заданной частоты для всех информационных интервалов времени и определяют его усредненное значение по числу циклов интегрирования, обратную величину которого используют при формировании выходного кода, отличающий с я тем, что, с целью повышения чувствительности и точности преобразования, на первом цикле интегрирования входного сигнала верхний пороговый уровень формируют путем преобразования текущего числа ипульсов заданной частоты заполнения первого информационного интервала в текущий инверсный код с одновременным цифроаналоговьи преобразованием инверсного кода- в аналоговьй сигнал и в момент окончания первого инфор- мационного. интервала запоминают значение текущего инверсного кода, а соответствующий ему аналоговый сигнал используют в качестве верхнего

деления, управляющий вход объедине со счетным входом второго счетчика выходы которого подключены к соотв ствующим вторым информационным вхо дам блока деления, отличающееся тем, что, с целью повышения чувствительности и точности преобразования, в него введены бло умножения, регистр и цифроаналого- вый преобразователь, выход которог подключен к второму входу второ1 о компаратора, входы объединены с со ветстаующими первыми информационны входами блока умножения и подключ ны к соответствующим инверсным вых дам регистра, информационные входы которого объединены с соответствую щими информационными входами накоп тельного регистра, управляющий вхо подключен к второму выходу блока у равления, третий выход которого по ключен к управляющему входу цифрового ключа, четвертьй выход - к вх

порогового уровня на последующих цик- 25 ду обнуления, первого счетчика, пялах интегрирования, а до формирования выходного кода усредненное значение количества подсчитанных импульсов заданной частоты уменьшают кратно запомненному в первом цикле интегрирования значению текущего инверсного кода.

30

тый выход - к счетному выходу втор го счетчика, шестой выход - к ynpa ляющему входу блока деления, инфор мационные выходы которого подключе к соответствующим вторым информаци ным входам блока умножения, управляющий вход которого подключен к в ходу окончания вычисл.ений блока де ния, выход окончания вычислений по 35 ключен к четвертому вхЬду блока уп равления, информационные выходы яв ляются шиной выходного кода.

2. Устройство для аналого-цифрового преобразования, содержащее интегратор, информационный вход которого является входной шиной преобразуемого сигнала, управляющий вход подключен к первому выходу блока управления, выход подключен к первьм входам первого и второго компараторов, второй вход первого компаратора является входной шиной нижнего порога сравнения, выходы первого и второго компараторов подключены соответ ственно к первому и второму входам блока управления, третий вход которого является управляющей входной шиной , цифровой ключ, информационный вход которого подключен к выходу генератора тактовых импульсов, выход подключен к счетному входу первого счетчика, вход обнуления, которого объединен с входом обнуления второго счетчика, выходы подключены к соответствующим информационным входам накопительного регистра, выходы которого подключены к соответствующим первым информационным входам блока

деления, управляющий вход объединен со счетным входом второго счетчика, выходы которого подключены к соответствующим вторым информационным входам блока деления, отличающееся тем, что, с целью повышения чувствительности и точности преобразования, в него введены блок умножения, регистр и цифроаналого- вый преобразователь, выход которого подключен к второму входу второ1 о . компаратора, входы объединены с соот ветстаующими первыми информационными входами блока умножения и подключены к соответствующим инверсным выходам регистра, информационные входы которого объединены с соответствующими информационными входами накопительного регистра, управляющий вход подключен к второму выходу блока управления, третий выход которого подключен к управляющему входу цифрового ключа, четвертьй выход - к входу обнуления, первого счетчика, пя30

к

тый выход - к счетному выходу второ - го счетчика, шестой выход - к ynpaq- ляющему входу блока деления, информационные выходы которого подключены к соответствующим вторым информационным входам блока умножения, управляющий вход которого подключен к выходу окончания вычисл.ений блока деления, выход окончания вычислений под- 35 ключен к четвертому вхЬду блока управления, информационные выходы являются шиной выходного кода.

3. Устройство по п.2, отличаю щ е е с я-тем, что блок управления выполнен на первом - пятом RS- триггерах, первом - девятом формирователях импульсов, первом, втором и третьем элементах И, элементе ИЛИ, выход которого является вторым выходом блока, первый вход объединен с S-входом первого RS-триггера и подключен к первому выходу четвертого формирователя импульсов,второй вход подключен к выходу шестого формирователя импульсов, вход которого подключен к выходу первого RS- триггера, которого объединен с первым входом второго элемента Hj R-входом третьего RS-триггера, входом второго формирователя импульсов и подключен к выходу первого формирователя импульсов, вход которого является вторым входом блока и под

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах автоматизации научных экспериментов. Цель - повышение чувствительности и точности преобразования. Сущность способа заключается в многократном за время измерения преобразовании входного сигнала во временной интервал и нахождении его среднего значения, причем отличительным признаком является автоматический выбор верхнего порога сравнения при этом преобразовании в зависимости от величины входного сигнала. Устройство для аналого-цифрового преобразования содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3, 4, блок 5 управления, генератор 6 тактовых импульсов, цифровой ключ 7, первый и второй счетчики 8, 9, накопительный регистр 10, цифроаналоговый преобразователь (ЦАП) 11, регистр 12, блок 13 деления, управляющую входную шину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнего порога сравнения, выходную шину 17. При выполнении ЦАП 11 функциональным устройство может быть использовано в качестве аналого-цифрового преобразователя с нелинейной шкалой преобразования. 2 с. и 1 з.п.ф-лы, 2 ил.