Преобразователь амплитуды импульсов в постоянное напряжение Советский патент 1989 года по МПК G01R19/22 

3150

Изобретение относится к импульсной технике и может быть использовано для измерения амплитуды импульсов .

Цель изобретения - повьтение быстродействия преобразователя за счет увеличения скорости отслеживания при уменьшении амплитуды входного сигнала.

На фиг, 1 представлена функциональная схема преобразователя; на фиг. 2 - диаграммы, поясняющие его работу.

Преобразователь амплитуды импуль- сов в постоянное напряжение содержит компаратор 1, выход которого соединен с S- входом RS-триггера 2, R-вход которого соединен с выходом генератора 3, а выход с управляю- щим входом повторителя-инвертора 4. выход которого соединен с входом интегратора 5. Выход пикового детектора 6 соединен с входом аналогового запоминающего элемента 7, управляю- щий вход которого соединен с первым выходом блока 8 синхронизации , в торой выход которого соединен с входом сброса пикового детектора ,6, выход которого соединен с входом блока 8 синхронизации и с.первым входом компаратора I . Вход повторителя-инвертора 4 соединен с выходом сумматора 9, первый вход которого соединен с выходом источника 10 опорного напря- женин, выход аналогового запоминающего элемента 7 соединен с первым входом блока 11.вычитания, выход которого соединен с входом повторителя- ля-инвертора 12, управляющий выход которого соединен с выходом RS-триггера 2, а выход - с вторым входом сумматора 9. Выход интегратора 5 соединен с вторыми входами компаратора I и блока I1 вычитания и является выходом устройства.

Преобразователь работает следующим образом.

Компаратор 1 производит непрерывное сравнение исследуемого импульс- ного сигнала, поступающего на первый вход компаратора (фиг.2а), с компенсирующим напряжением , формируемым на выходе интегратора 5. В случае, если амплитуда входной последо- вательности Um больще компенсирующего напряжения UK (Ufn UK.) , на выходе компаратора 1 (фиг.2б) формирз т ся импульсы, устанавливающие в едининое состояние RS-триггер 2, сигнал с выхода которого (фиг,2г), поступая на управляющий вход повторителя-инвертора 4, устанавливает знак его коэффициента передачи таким, что уровень сигнала на выходе интегратора 5 начинает возрастать (фиг.2и). При этом в моменты прихода импульсов с генератора 3 (фиг.2в) происходит сброс RS-триггера 2, но если условие , не выполняется, то первым же импульсом с выхода компаратора 1 после импульса сброса RS-триггер 2 снова устанавливается в единичное состояние. При этом по переднему фронту входного импульса осуществляется очистка пикового детектора 6 импульсом, формируемым на первом выходе блока 8 синхронизации.

В дальнейшем в течение действия входного импульса происходит выделение амплитудного значения 11, пиковым детектором 6 с последующей перезаписью этого значения в аналоговый запоминающий элемент 7 по заднему фронту входного импульса. При этом н.а выходе аналогового запоминающего элемента 7 формируется напряжение, равное амплитуде входного сигнала,как. показано на фиг.2д. Это напряжение, а также компенсирующее напряжение Иц подаются на соответствующие входы блока 11 вычитания, в котором формируется разностное напряжение (фиг.2е). Данное напряжение, пройдя через повторитель-инвертор 12 (фиг.2ж) подается на второй вход сумматора 9, на первый вход которого подается напряжение от источника 10 опорного напряжения. На входе интегратора 5 действующим является напряжение, .представляющее сумму дополнительного напряжения tJq с выхода второго повторителя-инвертора 1 и напряжения Upp от источника 10 опорного напрял ения (фиг.2з). Прртчем сложение этих напряжений всегда происходит с одним знаком за счет изменения знака коэффициента передачи повторителя-инвертора 12 в зависимости от состояния RS-триггера 2, определяющего направление изменения компенсирующего напряжения 1; к, (фиг.2и). Это способствует быстрому выходу устройства в установивщийся режим.

При резком изменении амплитуды входных импульсов (фиг.2, момент t

1

происходит резкое увеличение величины выходного напряжения аналогового запоминающего элемента 7, что приводит к увеличению выходного напряжения сумматора 9 и увеличению скорости изменения выходного сигнала интегратора 5 . По мере приближения значения выходного напряжения интегратора 5 к амплитудному значению входных импульсов, разность компенсирующего напряжения и выходного напряжения аналогового запоминающего элемента 7 стремится к нулю. При этом скорость изменения выходного напряжения интегратора 5 определяется только величиной опорного напряжения, которое выбирается достаточно малым для обеспечения требуемой точности.

Формула изобретения

-

Преобразователь амплитуды импуль сов в постоянное напряжение, содержащий блок вычитания и компаратор, первый вход которого соединен с вхо дом блока синхронизации и является входом преобразователя, выход компаратора соединен с S-входом RS- триггера, R-вход которого подключен

097526

к выходу генератора импульсов, а выход соединен с управляющим входом первого повторителя-инвертора, выход которого соединен с входом интегратора, выход которого соединен с вторым входом компаратора и является выходом преобразователя, вход первого повторителя-инвертора ключен к выходу сумматора, первый вход которого соединен с выходом источника опорного напряжения, выходы блока синхронизации соединены соответственно с входом сброса пи15 кового детектора и с управляющим входом аналогового запоминающего элемента, вход которого соединен с выходом пикового детектора, отличающийся тем,, что, с целью

20 повьппения быстродействия, в него введен второй повторитель-инвертор, вход которого соединен с выходом блока вычитания, а выход - с вторым входом сумматора, управляющий вход 25 второго повторителя - инвертора

подключен к выходу К5-триггера,вход пикового детектора подключен к входу преобразователя, выход аналогового запоминающего элемента соединен

30 с первым входом блока вычитания,

второй вход которого подключен к выходу интегратора.

Изобретение относится к импульсной технике и может быть использовано для измерения амплитуды импульсов. Цель изобретения - повышение быстродействия преобразователя. Компаратор 1 сравнивает амплитуду входного сигнала с величиной выходного напряжения интегратора 5

генератор 3, RS - триггер 2 и повторитель-инвертор 4 управляют направлением интегрирования опорного напряжения, формируемого сумматорами 9, 11 и источником 10 опорного напряжения. Пиковый детектор 6, блок 8 синхронизации и запоминающий элемент 7 отслеживают мгновенное значение амплитуды входного сигнала в каждом периоде. Введение второго повторителя-инвертора 12 обеспечивает резкое увеличение опорного напряжения на входе интегратора 5 при изменении амплитуды входного сигнала как в меньшую, так и в большую сторону, что повышает быстродействие устройства. 2 ил.