Устройство для распределения заданий процессорам Советский патент 1989 года по МПК G06F9/50 

о

In

1 ВЛ :

3150

Изобретение относится к вычислительной технике и может быть использовано при распределении задач на многопроцессорной или многомашинной вычислительной системе.

Цель изобретения - расширение области применения за счет возможности обработки потоков запросов разной интенсивности.

На чертеже приведена структурная схема устройства.

Устройство содержит каналы 1, каж дьй из которых содержит узел 2 приоритета, запросные входы 3, ответные входы 4, вход 5 конца обслуживания, информационные выходы 6, сигналь- ньш выход 7, счетчик 8, элементы ИЛИ 9, 10, триггер 11 и элементы 12 запрета.

Устройство работает следующим образом.

В исходном состоянии триггер 11 и счетчики 8 находятся в нулевом состоянии.

Пусть в подканал пришел запрос {на обслуживание заявки первого типа. Этот сигнал поступает с запросного входа 3 на суммирующий вход счетчика 8 подканала, увеличивая его сое- тояние на единицу. На выходе элемента ИЛИ 9 присутствует высокий потенциал, который, поступая в узел 2, запрещает обслуживание заявок низших приоритетов до тех пор, пока не бу- дут обслужены заявки данного типа. Высокий потенциал с выхода элемента ИЛИ 9 поступает через открытый элемент 12 запрета, устанавливает высокий потенциал на выходе 6 данного ка нала. При отсутствии запроса на обслуживание более высокого приоритета выбран данный подканал.

Если во время обслуживания заявки данного типа пришла заявка высшего приоритета, то обслуживание предьщу- щей заявки прерывается и облуживает- ся заявка более высокого приоритета.

По окончании обслуживания заявки обслуживающее.устройство (процессор) посыпает сигнал по входу 4. При этом очередь канала уменьшается на единицу .

При поступлении заявки из критического потока им хульс поступает по входу 3 на суммирующий вход счетчика В первого подканала и далее через элемент ИЛИ 9 на выход 6 устройства и процессор, закрепленный за данным

потоком, обслуживает поступившую заявку.

При переполнении счетчика 8.первого подканала (т.е. при полномзаполне- НИИ очереди критического потока) импульс с выхода переполнения данного счетчика поступает на единичный вход триггера 11. С выхода триггера 11 сигнал поступает на инверсные входы элементов 12 запрета, закрывая их, а также на выход 7 устройства. При этом происходит прерывание обслуживания заявок всех подгрупп, а процессоры, закрепленные за данными подгруппами, начинают обслуживать заявки из очереди критического потока, причем выбор заявок из очереди критического потока произвдится последовательно. По окончании обслуживания заявки из критического потока процессоры подгрупп посыпают импульсы по входу 5 устройства.

Эти импульсы обнуляют триггер 11, а также, проходя последовательно через ИЛИ 10, поступают на вычитающий вход счетчика 8 критического канала, уменьшая его содержи- мее.

Дальнейшая работа устройства происходит аналогично.

Фор м у л а из обретения

Устройство для распределения заданий процессорам, содержащее каналы, а в каждом канале - узел приоритета и группу подканалов, каждый из которых содержит элемент ИЛИ и счетчик, в каждом подканале группы, кроме первого, - элемент запрета, причем запросные входы устройства подключены к суммирующим входам счетчиков соответствующих подканалов, вычитающие входы которых являются ответными входами устройства, информационные выходы счетчиков подключены к входам элементов ИЛИ своих подканалов группы, выходы которых подключены к входам узла приоритета своего канала, отличающее- с я тем, что, с целью расширения области применения за счет обработки потоков запросов разной интенсивности, устройство содержит в каждом канале триггер и в первом подканале группы каждого канала - дополнительный элемент ИЛИ, выход триггера является соответствующим сигнальным выходом устройства и подключен к ин515098916

версным входам элементов запретаполения счетчика первого подканала

всех подканалов данного канала, вы-грурпы соединен с единичным входом

ходы элементов запрета являются соот- триггера данного канала, нулевой

ветствующими информационньми выхо- .вход триггера каждого канала являетдами устройства, выход элемента ИЛИся соответствующим входом конца обспервого подканала группы являетсялуживания устройства и соединен с

соответствующим информационным выхо-первым входом дополнительного эледом устройства, выход элемента ИЛИмента ИЛИ первого подканала группы

второго подканала группы соединен с дданного канала, выход которого соепрямым входом элемента запрета свое-динен с вычитающим входом счетчика

го подканала группы, прямой вход эле-своего подканала группы, второй

мент& запрета каждого подканала груп-вход дополнительного элемента ШШ

пы, начиная с второго, соединен спервого подканала группы соединен

выходом, начиная с первого, узла при- 15с соответствующим ответным входом

олитета данного канала, выход пере-устройства.

Изобретение относится к вычислительной технике и может найти применение в многопроцессорных системах для распределения заявок между процессорами. Целью изобретения является расширение области применения за счет обработки потоков запросов разной интенсивности. Устройство содержит в каждом канале триггер 11, узел приоритета 2 и группу подканалов, каждый из которых содержит счетчик 8, элемент ИЛИ 9 и элемент запрета 12, а первый подканал - еще дополнительный элемент ИЛИ 10. Использование устройства позволяет по предложенной дисциплине распределения заявок процессорам обслуживать множество потоков заявок, а также значительно уменьшить вероятность потери заявки на обслуживание при ограниченной буферной памяти в системах обработки данных. 1 ил.