Цифровой синтезатор частот Советский патент 1989 года по МПК H03L7/16 H03C3/10 

Выя.

О

о

00

31510080

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и контрольно-измерительной аппаратуре.5

Целью изобретения является повышение быстродействия.

На фиг. 1 приведена структурная электрическая схема цифрового синтезатора частот; на фиг. 2 - функцио- 10 нальная электрическая схема инвертирующего усилителя; на фиг. 3 (а,б,в и г) - диаграммы, поясняющие работу цифрового синтезатора частот.

Цифровой синтезатор частот содер- 15 жит управляемый генератор (УГ) 1, первый делитель частоты с переменным коэффициентом деления (ДПКД) 2, блок 3 установки выходной частоты, частот- нофазовый детектор (ЧФД) 4, первый 0 фильтр нижних частот (ФНЧ) 5, опорный генератор 6, делитель частоты с фиксированным коэффициентом деления (ДФКД) 7, фазовый детектор (ФД) 8, второй фильтр нижних частот (ФНЧ) 9, RS-триггер 10, элемент 11 задержки., элемент И 12, второй делитель частоты с переменным коэффициентом деления (ДПКД) 13, инвертирующий сумматор 14 и инвертор 15.

Инвертирующий сумматор 14 (фиг.2) содержит операционный усилитель 16 и первый 17, второй 18 и третий 19 резисторы.

35

Цифровой синтезатор частот работает следующим образом.

В цифровом синтезаторе частот параллельно основному (узкополосному) кольцу автоподстройки, состоящему из 40 УГ 1, первого ДПКД 2, ЧФД 4, первого ФНЧ 5, инвертирующего сумматора 14 и инвертора 15, включено дополнительное (широкополосное) кольцо автоподстройки из того же УГ 1, второго 45 ДПКД 13, элемента И 12, ФД 8, второго ФНЧ 9, выход которого подключен к второму входу инвертирующего сумматора 14 и инвертора 15. Дополнительное кольцо автоподстройки работает ,,. на частоте сравнения, значительно превьшающей частоту заданного шага сетки.

В режиме синхронизма импульсы с

выхода первого ДПКД 2 практически

почти совпадают с опорными импульсами, поступающими на второй вход ЧФД4, т.е. основное кольцо автоподстройки представляет собой систему фазовой

0

5 0

5

0 5 ,.

5

автоподстройки частоты (ФАПЧ) с аста- тизмом второго порядка (фиг. 3, а и б - моменты времени ,). Опорные импульсы с выхода ДФКД 7 поступают на вход ФД 8 (шина Выборка-запоминание) и запускают его генератор пилообразного напряжения (фиг.З). Одновременно эти же импульсы поступают на вход сброса второго ДПКД 13 и на S-вход RS-триггера 10, устанавливая его с состояние логической 1, по выходу. С выхода RS-триггера 10 уровень логической 1 поступает на второй вход элемента И 12 и разрешает прохождение сигналов по первому его входу с выхода второго ДПКД 13. После сброса импульсов с выхода ДФКД 7 второй ДПКД 13 начинает новый счет, т.е. оба делителя начинают счет одновременно. Импульс с выхода второго ДПКД 13 через элемент И 12 поступает на другой вход ФД 8, а через элемент 11 задержки - на R-вход RS-триггера 10, переводя его в состояние логического О. Этот сигнал с выхода RS- триггера 10 поступает на второй вход элемента И 12 и закрывает его. После этого второй ДПКД 13 начинает новый счет импульсов, но не успевает его завершить, так как импульс с выхода ДФКД 7 сбросит его и оба делителя

начнут счет сначала.- А RS-триггер 10 этим же импульсом установится в исходное состояние, и процесс повторится. Если до прихода сдедующего импульса с выхода ДФКД 7 (до окончания развертки в ФДВ) появится второй импульс с выхода второго ДПКД 13, то он не пройдет через элемент И 12, так как на втором входе элемента И 12 присутствует сигнал Лог.О с выхода RS- триггера 10,

Таким образом, в режиме синхронизма импульс выборки должен проходить всегда в одну и ту же точку пилообразного напряжения (фиг. 3, в и г - момент to t), т.е. на выходе ФД 8 или входе второго ФНЧ 9 формируется определенная величина управляющего напряжения V, которое поступает на второй вход инвертирующего сумматора 14. А на выходе ЧФД 4 в результате сравнения двух потоков импульсов формируется основное управляющее напряжение V., , которое через первый ФНЧ 5 поступает на первый вход инвертирующего сумматора 14. При этом управляющее напряжение на управляющем входе УГ 1 равно взвешенной сумме управляющих напряжений с выходов первого ФНЧ 5 и второго ФНЧ 9

V V. + --.

г. п

Весовой коэффициент п выбирается из следующих соображений. Коэффициент усиления многовходного инвертирующего усилителя (построенного на основе операционного усилителя 16 с заземленным неинвертируюгцим входом, фиг.2) определяется как К„

К 1

R

где R

ос

- сопротивление обратной связи операционного усилителя R - сопротивление соответствующего резистора.

С помощью резисторов, включенных во входную цепь, можно реализовать весовые коэффициенты для каждого из слагаемых, если принять, что первый резистор 17 равен третьему резистору 19, а второй резистор 18 .равен

n-R

I

где

,

сопротивление второго резистора 18; R - сопротивление первого резистора 17.

бы работало только одно основное кольцо (фиг. 3, в и г - моменты времени t, - t). Тогда после первого же периода регулирования в дополнительном кольце суммарное управляющее напряжение УГ 1 станет равно

т.е. изменится на величину U V, как и требовалось для заданного приращения частоты uf . Если система близка к оптимальной по управлению, то может получиться так, что после переключения к моменту окончания первого периода регулирования основного кольца автоподстройки с помощью подстройки по дополнительному кольцу, система уже войдет в синхронизм и управляющее напряжение на выходе первого ФНЧ 5 останется без изменения, т.е. вся подстройка произойдет с помощью дополнительного кольца автоподстройки (на фиг. 36 видно, что если бы работало только основное кольцо автоподстройки, то после первого пе

Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия. Цифровой синтезатор частот содержит управляемый г-р 1, делители 2 и 13 частоты с переменным коэф. деления, блок установки 3 выходной частоты, частотофазовый детектор 4, фильтры 5 и 9 нижних частот, опорный г-р 6, делитель 7 частоты с фиксированным коэф. деления, фазовый детектор 8, RS -триггер 10, эл-т задержки 11, эл-т И 12, инвертирующий сумматор 14 и инвертор 15. Данное устройство образует два параллельных кольца автоподстройки: основное узкополосное и дополнительное широкополосное. Дополнительное кольцо работает на частоте сравнения, значительно превышающей частоту заданного шага сетки. Цель достигается за счет того, что подстройка управляющего напряжения осуществляется в N раз чаще, чем если бы работало только одно основное кольцо, а также за счет уменьшения степени фильтрации фильтра 9. 3 ил.

Каждому значению управляющего нап- 30 риода было бы рассогласование

35

40

ряжения на управляю:цем входе УГ 1 соответствует определенная частота на его выходе. Для изменения частоты выходного сигнала цифрового синтезатора частот на определенную величину i f (шаг) нужно на соответствующую величину изменить управляющее напряжение U V, . Если выбрать частоту опорных импульсов в дополнительном кольце в п раз больше, чем в основном, определяемом заданным шагом сетки частот, то при одновременном переключении коэффициентов давления на единицу первого ДПКЦ 2 и второго ДПКД 13 от блока 3 установки выходной частоты напряжение на выходе ЧФД 4 в течение первого периода регулирования не изменится, так как еще не Пришел импульс с выхода первого ДПКД 2 и информация о рассогласовании сохраняется старея (до переключения). Но за это время в дополнительном кольце автоподстройки пройдет п периодов регулирования. Причем после первого же периода регулирования управляющее напряжение на выходе ФД 8 изменится на величину 4.V п. UV, где AV - изменение управляющего напряжения, которое бьшо бы на выходе ЧФД 4; если

в

момент бремени t).

Если систем

управления не оптимальная или п н велико, то после первого периода лирования основного кольца автопо стройки система может не успеть в ти в синхронизм и на выходе ЧФД 4 будет какое-то рассогласование u(,, значительно меньше, че случае, если бы работало только но основное кольцо. В следующих периодах это рассогласование буде отработано.

Таким образом, в предложенном цифровом синтезаторе частот получ 45 ся выигрыш по быстродействию прим но в п раз из-за того, что подстр ка управляющего напряжения осущес вляется в п раз чаще, чем если бы ботало только одно основное кольцо автоподстройки.

Дополнительным преимуществом пр ложенного цифрового синтезатора ча тот является то, что в дополнитель кольце автоподстройки пропорционал уменьшению управляющего напряжения на вьгходе инвертирующего сумматора 14 в п раз, также в п раз уменьшае ся уровень помех. с частотой срав50

0 риода было бы рассогласование

5

0

в

момент бремени t).

Если система

управления не оптимальная или п невелико, то после первого периода регулирования основного кольца автоподстройки система может не успеть войти в синхронизм и на выходе ЧФД 4 будет какое-то рассогласование u(,, значительно меньше, чем в случае, если бы работало только одно основное кольцо. В следующих периодах это рассогласование будет отработано.

Таким образом, в предложенном цифровом синтезаторе частот получит- 5 ся выигрыш по быстродействию примерно в п раз из-за того, что подстройка управляющего напряжения осуществляется в п раз чаще, чем если бы работало только одно основное кольцо автоподстройки.

Дополнительным преимуществом предложенного цифрового синтезатора частот является то, что в дополнительном кольце автоподстройки пропорционально уменьшению управляющего напряжения на вьгходе инвертирующего сумматора i 14 в п раз, также в п раз уменьшается уровень помех. с частотой срав0

нения с выхода ФД 8. Это позволяет при необходимости несколько уменьшить степень фильтрации второго ФНЧ 9 и тем самым также повысить быстродействие.

Формулаизобретения

Цифровой синтезатор частот, содержащий последовательно соединенные управляемый генератор, первый делител частоты с переменным коэффициентом деления, частотнофазовый детектор и первый фильтр нижних частот, последовательно соединенные делитель частоты с.фиксированным коэффициентом деления, фазовый детектор и второй фильтр нижних частот, последовательно соединенные второй делитель частоты с переменным коэффициентом деления и элемент задержки, блок установки выходной частоты опорный генератор, элемент И и RS- триггер, S-вход которого подключен к первому выходу делителя частоты с фиксированным коэффициентом деления и к входу сброса второго делителя частоты с переменным коэффициентом деления, R-вход RS-триггера соедиfpLte. 2

нен с выходом элемента задержки, а выход - с первьм .входом элемента И, второй вход элемента И соединен с входом элемента задержки, выход элемента И соединен с другим входом фазового детектора, выход управляемого генера- - тора подключен к входу второго делителя частоты с переменным коэффициен- O том деления, выход блока установки выходной частоты соединен с установочными входами первого и второго делителей частоты с переменным коэффициентом деления, второй выход делителя 5 частоты с фиксированным коэффициентом деления соединен с другим входом частотнофазового детектора, о т л и- ч -а ю щ и и с я тем, что, с целью повышения быстродействия, введены по- 0 следовательно соединенные инвертирующий сумматор и инвертор, выход которого подключен к управляющему входу управляемого генератора, первый и второй входы инвертирующего сумматора 5 подключены соответственно к выходам первого и второго фильтров нижних частот, а выход опорного генератора соединен с входом делителя частоты с фиксированным коэффициентом деле- 30 ния.

JU

eVi