Система асинхронной двусторонней передачи данных между передающей и приемной станциями Советский патент 1989 года по МПК H04J3/00 

Изобретение относится к радиотехнике и может использоваться в системах передачи данных с применением коммутируемой телефонной сети.

Цель изобретения - обеспечение защиты от Ошибок при устранении повторов блоков информации, принятых без ошибок.

На фиг.1 Представлена структурная электрическая схема предложенной системы; на фиг.2 - генератор кодовых

слов,, вариант выполнения; на фиг.З - приемник кодовых слов, вариант выполнения.

Система асинхронной двусторонней передачи данных содержит (фиг.1) на передающей станции 1 генератор 2 кодовых слов, параллельно-последовательный преобразователь 3, блок 4 управления, последовательно-параллель- ньй преобразователь 5, модем 6 на приемной станции 7, приемник 8 кодо С

вьк слов, последовательно-параллельный преобразователь 9, модем 10, параллельно-последовательный преобразователь 11, блок 12 управления, при этом приемная и передающая стороны соединены телефонной линией 13.

Генератор 2 кодовых слов содержит (фиг.2) генератор 14 четности, входной регистр 15, блок 16 селекции, тактовый генератор 17, счетчик 18, |регистр 19 нулевого байта, регистр 20 запоминания коэффициентов, регистр 21 накопления остатка деления, арифме- тикологический блок 22, буферньй ре- гистр 23, накопитель 24, с первого по четвертый блоки 25-28 считывания, вспомогательный регистр 29, также показаны первый регистр 30 с первым и вторьпуЕ двоичными разрядами 31 и 32,. второй регистр 33 с двумя двоичными разрядами 34 и 35, дополнительный счетчик 36, с третьего по пятьш регистры 37-39..

Приемник 8 кодовых слов содержит (фиг.З) накопитель 40, блок 41 считывания, регистр 42 накопления ошибки, компаратор 43, тактовый генератор 44 счетчик 45 деления, блок 46 селекции вспомогательньй регистр 47, входной регистр 48, счетчик 49 принятьк кодированных слов, арифметико-логический блок 50, буферный регистр 51 , регистр 52 накопления коэффициентов, регистр 53 накопления остатка деления, регистр 54 накопления маски, также показаны первый триггер 55, первый регистр 56 с двоичным разрядом 57, второй регистр 58 с двоичными разрядами 59-63, с третьего по пятый регистры 64-66, второй триггер 67. ..

Система работает следующим обра зом.

В исходном состоянии на передающе

1и приемной 7 станциях в генераторе

2и приемнике 8 (фиг.1) двоичные разряды 34 и 57 второго и первого регистров 33 и 56 (фиг.2 и 3) находятся в состоянии О, что предполагает осуществление передачи без процедуры.

На управляющем входе генератора 14 находится 1 и он последовательно передает после вычисления четности , на свой выход через входной регистр 15 символы, переданные ему по шине данных (фиг.2).

Режим работы без процедуры используется для запуска в приемнике 8 на

5

0

5

0

5

0

5

0

5

приемной станции 7 активации начала приема кодовых слов, переданных согласно процедуре. Передающая станция 1 начинает передавать без процедуры некоторую последовательность заранее установленных байтов типа последовательности ESC, 3/А, 6/9, 474, обозначаемую далее просто последовательностью Д1К.

В приемнике 8 (фиг.З) двоичный разряд 57 первого регистра 56 все еще находится в состоянии О. Выход входного регистра 48 непосредственно подключен к своей выходной шине. Следовательно, последовательность ДШ непосредственно прикладывается к блоку 12 управления. Когда блок 12 управления распознает последовательность Д1К, он устанавливает в 1 двоичный разряд 57 в первом регистре 56 и с помощью параллельно-последовательного преобразователя 1 1,модема 10 телефонной линии 13, модема-6 на передающей станции 1 и последовательно-параллельного преобразовате- ля 5 направляет в ответ в блок 4 -управления другую последовательность .заранее установленных байтов типа последовательности ESC, 3/А, 7/3 и плюс байт состояния режима работы приемной станций 7; эта последовательность обозначается далее просто как последовательность AR, которая служит для подтверждения приема. Конфигурация байта состояния режима работы приемной станции 7 такова, что в ней есть двоичный разряд определенного ранга или веса типa разряда вЗ, который нахо цится в состоянии 1 и ука- зьшает, что теперь на приемной стан- jции 7 действует процедуру. Другие двоичные разряды байта состояния за исключением разряда контроля по четности в8 могут представлять информацию по другим функциям приемной стан- цкк 7.

По приеме последовательности AR блок 4 устанавливает в 1 двоичный разряд 34 второго регистра 33 в гене рато ре 2,

Блок 4 управления проверяет двоичный разряд 32 первого регистра 30, который должен находиться в 1 для того, чтобы в генератор 14 через йи- ну данных можно быпо передать какой- либо байт. Напомним, что тактовый генератор 17 с помощью второго блока 26 знает первый адрес накопителя 24, для

которого соответствующие разряды АН и ДОР равны О.

Тогда блок 4 передает символ из семи двоичных разрядов по шине данных к генератору 14, предположим, чт на данньш момент разряды не нулевые. В генераторе 14 рассчитывается двоичный разряд контроля на четность в8; он добавляется к семи первым разря- дам для образования байта, передаваемого во входной регистр 15. Теперь двоичный разряд 32 первого регистра 30 устанавливается в О от тактового генератора 17 для запрета поступления Нового байта. Тактовый генератор 17 выбирает содержимое входного регистра 15 и пятого регистра 39 как операнды А и В арифметико-логическог блока 22. Результат неравенства проверяется тактовым генератором 17, который через управляющий вход выбирае в арифметико-логическом блоке 22 операцию F А, потом загрузку выходног сигнала F в буферный регистр 23. Со- держимое буферного регистра 23 загружается в накопитель 24 по текущему адресу от первого и второго блоков 25 и 26 считывания. Заметим, что во время последних операций содержимое входного регистра 15 остается неизменным.

Если символ, передаваемый блоком 4 управления, нулевой и если он соответствует первому байту, образуемому, в кодовом слове, то обнаружение равенства А В в тактовом генераторе 17 вызьюает установку последним двоичного разряда 32 в 1, и загрузка накопителя 24 не происходит.

После загрузки первого байта кодового слова в накопитель 24 начинается его деление на образующий полином. С этой целью тактовый генератор

17отбирает содержимое регистра 21, нулевое на этот момент, в качестве операнда В, потом вьшолняет операцию F А © В и загружает в счетчик

18значение В. Потом тактовый генератор 17 загружает результат F в буферный регистр 23, дезактивирует управляющий вход генератора 1А для запрета расчета на четность и загружае содержимым буферного регистра 23 во входной регистр 15 через генератор 14. Двоичный разряд в8 содержимого входного регистра 15 проверяется тактовым генератором 17. Если он равен 1, то тактовый генератор 17 отбира

}5

20

п 25

.Q

30

35

45

0

5

ет содержимое входного регистра 15 ц. регистра 20 как новые операнды А и В арифметико-логического блока 22, выполняет операцию F А + В, потом загружает результат в буферный регистр 23,.потом снова во входной регистр 15. Теперь на входной регистр 15 накладывается сдвиг влево с введением О в разряд в1. Если в ходе предшествующей проверки двоичного разря- да в8 содержимого входного регистра 15 было обнаружено, что он равен О, то упомянутый выше сдвиг влево эффективно выполняется. Потом содержимое счетчика 18 уменьщается на единицу и вновь проводят проверку двоичного разряда входного регистра 15 и так далее до тех пор, пока содержимое счетчика 18 не станет нулевым.

В этот момент содержимое первого блока 25 считьтания получает прира- щение на единицу и его содержимое проверяется.

Если оно меньше 6, то тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд А для арифметико-логического блока 22, потом выполняет операцию F А, загружает результат в буферный регистр 23, потом в регистр 21, затем определяет достоверность вычисления четности в генераторе 14 и устанавлг-шает двоичный разряд 32 в 1, что разрешает передачу нового сш.вола от блока 4 к входному регистру 15.

Если обнаружено, что содержимое первого блока 25 считывания равно 16, то содержимое входного ре гист- ра 15 сдвигается вправо подачей команды на вход управления сдвигом вправо с вводом О в в8. Затем тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд . А, выполняет операцию F А, проверяет достоверность вычисления четности в генераторе 14, загружает результат от F в буферный регистр 23, передает содержимое буферного регистра 23 во входной регистр 15 через генератор 14, который рассчитьшает двоичный разряд Б8 16-го байта кодового слова. Затем тактовый генератор 17 выполняет операцию F А, потом загруз ку результата F через буферный регистр 23 в накопитель 24 по текущему адресу от первого и второго блоков 25.и 26 считьтания F 16. Потом двоичный- разряд АЕ накопителя 24 по адресу от

второго блока 26 устанавливается в I, указывая, что шестнадцать первых байтов кодового слова находятся в накопителе 24, После этого первый блок 25 считьшания устанавливается в 1 и второй блок 26 считьгоания получает единичное приращение. И, наконец, двоичный разряд 32 первого регистра 30 устанавливается в 1, разрешая ввод нового символа из семи двоичных ()азрядов от блока 4 управления во входной регистр 15.

В отсутствие запроса на повтор двоичньй разряд 35 второго регистра 38 равняется О. Тактовый генератор 17 проверяет вход управления, который равен, что указьюает на разрешение передачи генератору 2 к параллельно-последовательному преобразователю 3. Потом по адресу четвертого блока 28 считьюания проверяют, равно ли АЕ проверка ДОК здесь не имеет смысла, так как нет запроса на повтор; потом проверяют содержимое дополнительног о cчeтчиka 36, которое по той же причине равно О.

Осуществляется Проверка содержимого третьего блока 27 считывания и обнаруживается, что оно меньше 17,

что влечет за собой последовательную

загрузку шестнадцати первых байтов кодового слова из накопителя 24 по адресу, находящемуся в третьем и четвертом блоках 27 и 28 и третий блок 27 считьшания получает единичное приращение с казздой загрузкой.

Когда содержимое третьего блока 27 считывания оказьшается равным 17, содержимое регистра 19 нулевого байта загружается в параллельно-после- довательньш преобразователь 3, т.е. передается 17-й символ кодового слова. Потом в накопителе 24 двоичньй разряд flOR адреса четвертого блока 28 устанавливается в 1, тогда как двоичный разряд АЕ того же адреса устанавливается в OV. Вместе с тем третий блок 27 считывания устанавли

в ается в 1 и четвертый блок 28 получает единичное приращение. Проверяется элемент АЕ текущего адреса четвертого блока 28 считывания. Если он оказьшается равным О, то двоичньй разряд ДОР того же адреса устанавливается в О.

Предположим, что кодовое слово не1- правильно принято на приемной станции 7 и тогда требуется его повторить

0

5

0

с передающей станции 1. Прежде всего следует, отметить, что счетчик 49 на приемной станции 7 считает по модулю 16 принятые кодовые слова. Поэтому блок 12 управления знает, какой номер нужно дать каждому кодовому слову, этот номер соответствует его адресу четвертого блока 28 в накопителе 24 генератора 2.

Для заруска повтора блок 12 пере-, дает на передающую сторону 1 последовательность: NAK, NVMMOT, где NAK является символом, соответствующим , коду 5 рекомендации МККТТ и NVMMOT, является содержимым счетчика 49 плюс четность; это содержимое идентифицирует неправильно принятое слово.

По приеме этого запроса блок 4 загружает четыре двоичных младших разряда символа принятого символа NVHMOT во вспомогательный регистр 29 по шине данньк, потом устанавливает в 1 двоичный разряд 35 второго, регистра 33. Напомним, что в накопителе 24 для каждого переданного кодового слова двоичньй элемент ДОР устанавливается в 1, а двоичньй разряд АЕ - в О.

Тактовый генератор 17 проводит затем проверку двоичного разряда ДР и- обнаруживает, что он равен 1, что влечет за собой проверку двоичного разряда ДОК накопителя 24. Тактовьй генератор 17 осуществляет адресацию накопителя 24 через вспомогательньй регистр 29. Если ДОК равно 1, то это указъгоает, что кодовое слово с адресом X составляет часть повторяемой области. Далее будут представлены и другие конкретные случаи.

После того, как проверка оказалась положительной, содержимое вспомога- Iтельного регистра 29 загружается в четвертьй регистр 2В. Тактовьй генератор 17 устанавливает дополнительньй счетчик 36 в 1, загружает 1 в 1 четвертый блок 28 и сбрасьшает на О двоичньй разряд 35 второго регистра 33. Если проверка оказалась отрицательной, содержимое четвертого блока 28 не меняется, но тактовьй -генератор 17 также устанавливает дополнительньй счетчик 36 в 1, загружает 1 в третий блок 27 и сбрасъша- ет двоичньй разряд 35 в О.

Потом проверяется, может ли передавать генератор 2, т.е. как и раньше проверяется, установлена ли на уп5

0

0

5

щиты от ошибок. Этот режим работы содержит семь этапов.

Первый этап состоит в поиске первого ненулевого символа, загруженного через последовательно-параллелъньй преобразователь 9 в приемник 8. Этот символ является первым байтом ожидаемого кодового слова, что запускает второй этап.

Тактовый генератор 44 выбирает содержимое приемника 8 и пятого регистра 66 как операнды А и В для арифметико-логического блока 50, По приеме первого ненулевого байта выход арифметико-логического блока 50 переходит в состояние О, в результате тактовый гене ратор 44 загружает 1 в блок 4 и приемник 8 переходит во второй этап.

На втором этапе проверяется состояние двоичного разряда 60. второго регистра 58. В случае ошибки по четности первый триггер 55 и, при необходимости, второй триггер 67 вступают в работу, тогда как в регистр 42 загружается величина, достигнутая в блоке 4 на момент смены состояния первого и второго триггеров 55 и 67.

Содержимое вспомогательного регистра 47 и входного регистра 48 переносится в накопитель 40 в место, указанное блоком 41, потом он получает единичное приращение. Для выполнения этой операции тактовый генератор 44 отбирает содержимое входного регистра 48 как операнд А в арифметико-логическом блоке 50, затем проводит операцию F А, потом результа F загружается в буферный регистр 51, потом в накопитель 40, по адресу определяемым блоком 41.

Затем содержимое входного регистра 48 подвергается полиномиальному делению на полином С(к) и остаток отделения запоминается в регистре 53. Когда содержимое блока 41 достигает величины 16, приемник 8 переходит на третий эгап.

Все указанные .операции осуществляются последовательньп4 образом. Со- .держимое входного регистра 48 всегда остается операндом А арифметико-ло- гического блока 50, тактовый генератор 44 отбирает содержимое регистров 52 и 53 как операнд В, потом вьшол- няется операция F А ® В. В счетчик 45 деления загружается величина 6. Потом; результат F загружается в бу

ферный регистр 51 и во входной регистр 48.

Если двоичный разряд в8 содержимого входного регистра 48 равен 1, то содержимое входного регистра 48 и регистра 52 выбирается как операнды А и В для арифметико-логического блока 50, где осуществляется операция F А © В. Потом результат F загружается в буферный регистр 51 , затем во входной регистр 48. Наконец с помощью входа управления сдвигом влево осуществляют сдвиг влево содержимого входного регистра 48 и О вводится как двоичный разряд в1.

Если двоичный разряд в8 содержимого входного регистра 48 равен О вместо 1, как предполагалось ранее, непосредственно переходят к сдвигу влево.

Содержимое счетчика 45 деления уменьшается на единицу, и осуществляется его проверка. Пока его содержимое отлично от.О, возвращаются к прежнему функционированию. Как тольк его содержимое становится равным О в арифметико-логическом блоке 50 разрешается выполнение операции F А, и результат F загружается в буферный регистр 51 и затем из буферного регистра 51 в регистр 53.

Тогда проверяют содержимое блока 41. Если оно не равно 16, возвращаются к началу второго этапа. Когда оно становится равньм 16, переходят к третьему этапу, как указьшалос ранее.

На третьем этапе обработка ошибки по четности идентична обработке на втором этапе. Алгоритм деления прикладывается к байту 16, однако сам байт не заводится в накопитель 40. Сохраняется лишь остаток от деления, т.е. конечный остаток.

В обычных условиях 16-й символ заг-ружается во входной регистр 48, Потом сдвигается влево для исключения двоичного разряда контроля по четности с помощью управления по входу управления сдвигом влево dg, ив :разряд в вводится О. Потом содер- .жимо е ВХОДНОГО регистра 48 и регистра 53 отбирается в качестве операндов А и В для арифметико-логического блока 50 и поступает команда на о пе- рацию F А + В. Результат из F загружается в буферныг регистр 51 , потом во входной регистр 48, содержи-

равляющем входе I , затем по адресу четвертого блока 28 установлен ли двоичньш разряд ДОР в 1 или двоич- ньй разряд АЕ в 1.

Предположим, что предшествующая проверка была положительной; проверяют дополнительный счетчик 36, кото-, рый находится в 1, что влечет за

собой выбор загрузки содержимого тре тьего регистра 37 в параллельно-последов а тельный преобразователь 3 через выход генератора 2, потом установку содержимого дополнительного счетчика 36 в 2. Затем в ходе выполнения программы последующей передачи тактового генератора 17 проверяют двоичный разряд ДК и обнаруживают его равным О, потом управляющий вход, двоичные разряды ДОК или АЕ на существование 1 и дополнительный счетчик 36 на 2, что влечет выбор загрузки содержимого четвертого регистра 38 в параллельно- последовательный преобразователь 3 и установку 3 в дополнительньй счетчик 36. В ходе последующего выполнения программы передачи находят, что дополнительный счетчик 36 установлен в 3, что влечет выбор загрузки содержимого регистра 19 в параллельно- последовательньй преобразователь 3, т.е. номер передаваемого кодового слова, что должно служить для приемной станции 7 связкой кодовьтх слов. И, наконец, дополнительный счетчик 3 устанавливается в О.

Отметим, что по окончании передачи кодового слова адреса М10ТЕ загрузка четвертого блока 28 должна быть осуществлена согласно вспомогательному регистру 29 или его содержимое должно остаться неизменным; нормально этот указатель получает единичное приращение, откуда можно сказать,что произошла передача последующих кодовых слов, которые возможн уже передавались.

За каждым считьшанием для посылки байта через параллельно-последова- тельньй преобразователь 3, который может быть байтом кодового слова или байтом последовательности восстановления синхронизации, могут следовать sahHCb байта, поступающего в накопи- тель 24 из блока 4, и его обработка.

Если после посылки проверка двоичных разрядов АЕ и ДОЯ накопителя 24 по адресу от второго блока 26 и адре

,

15

20

25

30

-fo 6

о

521297ш

су от двоичного разряда 32 дает результат, равньй 1, то запись не происходит и возвращаются к началу программы посылки.

В случае работы при активации передачи с процедурой не требуется никакой особой последовательности синхронизации, и обмен сообщениями Д1К и AR ясно указывает, что принятьй после обмена приемной станцией 7 пер вьй ненулевой байт является первым байтом первого кодового слова.

Для остановки передачи по процедуре 4 посылает последовательность ESC, 3/А, 6/А, 4/4; само собой разумеется, что эта последовательность о брабатывается в генераторе 2. После приема этой последовательности блок 4 устанавливает двоичньш разряд 34 второго регистра 33 в О, и приемная сторона посылает последовательность AR, в которой байт состояния имеет двоичньй разряд вЗ в состоянии О. Принимая эту последовательность блок 4 сбрасывает на О двоичный разряд 34 второго регистра 33.

В начальньш момент передачи приемник, 8 действует без защиты от ошибок , Когда управляющий сигнал от последовательно-параллельного преобразователя 9, указьшая на отцествующий символ, проходит на высокий уровень, управляющий сигнал переходит в последовательно-параллельный преобразователь 9 устанавливает достоверность выходных сигналов и сбрасьшает управляющий сигнал на О.

Теперь во входной регистр 48 загружается байт, выявленньй на ВЬЕХО- дах последовательно-параллельного преобразователя 9, и сигнал выявления ощибок четности, переданньй через него, повторяется во втором регистре 58 для составления в. нем двоичного разряда 60. Затем управляющий сигнал устанавливается в О и двоичньй разряд 61 второго регистра 58 устанавливается в 1.

Происходит считьгвание входного регистра 48 через выход с помощью блока 12 и двоичньй разряд 61 сбрасывается на О.

35

40

45

50

Цикл продолжается до тех пор, пока блок 12 не распознает сообщение ДШ и установит двоичные разряды 57 и 59 в 1. Теперь происходит перб - ход в режим работы с процедурюй зарекция не производится и поступает запрос на повтор. Тогда переходят к обработке III.

III. Символ 17 является нулевым и есть йесколвко ошибок по четности, второй триггер 67 находится в 1, или символ 17 отличается от содержимого пятого регистра 66, или рев обработке II, или символ 17 является нулевым, первый триггер 55 находится в Г, но регистр 53 являетмое которого сдвигается вправо с управлением по входу управления сдви- грм вправо dc, и в разряд в8 вводится о. После этого выполняется опе-- рация F А, результат из F загружается в буферньм регистр 51, потом в регистр 53. Далее переходят к четвертому этапу.

Четвертый этап соответствует прие- д зультат в блоке 41 отличен от резуль- му байта 17 кодового слова. В за- тата в регистре 42, упомянутого выше виримости от значений байта 17, остатка содержимого регистра 53 и количества символов, принятых с ошибочной четностью, осуществляется один J5 ся йулевым, или,наконец, символ 17 из трех нижеследующих видов обработ- является нулевым, первый триггер 55 ки I, II и III.находится в О и содержимое регистI. Символ 17 является нулевым, jia 53 не является нулевым. содержимое регистра 53 является ну- Тогда содержимое счетчика 49 за- левым и отсутствуют ошибки по четное- 20 гружается во вспомогательный регистр ти, т.е. первый и второй триггеры 55 47, двоичный разряд 62 второго ре- и 67 находятся в состоянии О.

Часть счетчика 49 получает единичное приращение, первый и второй триггеры 55 и 67, регистры 42, 54 и 53 25 лизуются. Тогда приемник 8 переходит сбрасываются на О, блок 41 инициа- на пятьй этап, лизируется в 1 и двоичный разряд 63 второго регистра 58 устанавливается в 1.

Теперь блок 12 должен считать пят-зО вторяемого кодового слова. С этой надцать информационных байтов, посту- .целью блок 12 периодически просматри- паюших в накопитель 40 до того, как параллельно-последовательный преобразователь передаст новый символ.

гистра 58 устанавливается в 1. Первый и второй триггеры 55 и 67 и регистры 42, 54 и 53 повторно инициаПередача по запросу на повтор осуществляется блоком 12 у которого находится символ, содержащий номер повает двоичный разряд 62 второго регистра 58. Переход двоичного разряда

может привести к

62 в состояние 1

рекция не производится и поступает запрос на повтор. Тогда переходят к обработке III.

III. Символ 17 является нулевым и есть йесколвко ошибок по четности, второй триггер 67 находится в 1, или символ 17 отличается от содержимого пятого регистра 66, или рев обработке II, или символ 17 является нулевым, первый триггер 55 находится в Г, но регистр 53 являетзультат в блоке 41 отличен от резуль- тата в регистре 42, упомянутого выше ся йулевым, или,наконец, символ 17 является нулевым, первый триггер 55 находится в О и содержимое регистjia 53 не является нулевым. Тогда содержимое счетчика 49 за- гружается во вспомогательный регистр 47, двоичный разряд 62 второго ре-

лизуются. Тогда приемник 8 переходит на пятьй этап,

гистра 58 устанавливается в 1. Первый и второй триггеры 55 и 67 и регистры 42, 54 и 53 повторно инициализуются. Тогда приемник 8 переходит на пятьй этап,

Передача по запросу на повтор осуществляется блоком 12 у которого находится символ, содержащий номер повторяемого кодового слова. С этой .целью блок 12 периодически просматри-

вает двоичный разряд 62 второго регистра 58. Переход двоичного разряда

может привести к

62 в состояние 1

Изобретение относится к радиотехнике. Цель изобретения - обеспечение защиты от ошибок при устранении повторов блоков информации, принятых без ошибок. Система содержит на передающей станции 1: г-р 2 кодовых слов, параллельно-последовательный преобразователь (П) 3, блок управления 4, последовательно-параллельный П 5 и модем 6, а на приемной станции 7: приемник 8 кодовых слов, последовательно-параллельный П 9, модем 10, параллельно-последовательный П 11 и блок управления 12, а также содержит телефонную линию 13. Режим работы системы с процедурой защиты от ошибок состоит из семи этапов. На первом этапе осуществляется поиск первого ненулевого символа, загруженного через П 9 в приемник 8. На втором и третьем этапах проводится обработка ошибки по четности. На четвертом этапе осуществляется прием байта "17" кодового слова. На пятом и шестом этапах приемник 8 находится в поиске соответственно первого и второго символов последовательности повторной синхронизации. На седьмом этапе происходит сравнение принятых символов. 3 ил.

II. Символ 17 является нулевым, прерьюанию программы в блоке 12 уп,г„ ™ П .

содержимое регистра 53 отлично от О и есть только одна ошибка по четности, первый триггер 55 в состоянии 1 и второй триггер 67 в состоянии О. Далее следует вьтолнение алгоритма поиска ошибочного двоичного разряда.

.В результате поиска на блок 41 поступает адрес ошибочного байта и в регистр 54 поступает маска для коррекции.

Равенство между содержимым блока 41 и регистра 42, фиксируемое компаратором 43, дает возможность проведерав лен ия,

На пятом этапе приемник 8 находит ся в поиске первого символа последо- Q вательности повторной синхронизации, т.е. после посылки запроса на повтор ную передачу он ищет соответствующий символ SYN.

По обнаружении символа SYN, т.е. дс символа, содержимое которого находится в третьем регистре 64, двоичный разряд 62 сбрасьшается в О и приемник 8 переходит на шестой этап.

На шестом этапе принятый символ

ния коррекции, и происходит обработ- JQ ка по типу обработки I. В противном случае поступает запрос на повтор.

Действительно, ранг ошибочного двоичного разряда в последовательности S коэффициентов полинома S(x) за- ее переходит на седьмой этап, в ином дается величиной показателя р, и х случае двоичный разряд 62 во втором R (х) по модулю G(х). Однако если этот двоичный разряд не принадлежит байту с нарушенной четностью, кор-

сравнивается с содержимым четвертого регистра 65 для нахождения второго символа SYN последовательности повторной синхронизации.

При наличии равенства приёмник 8

регистре 58 устанавливается в VI , тогда происходит возврат на пятый этап.

.

рав лен ия,

На пятом этапе приемник 8 находится в поиске первого символа последо- вательности повторной синхронизации, т.е. после посылки запроса на повторную передачу он ищет соответствующий символ SYN.

По обнаружении символа SYN, т.е. символа, содержимое которого находится в третьем регистре 64, двоичный разряд 62 сбрасьшается в О и ; приемник 8 переходит на шестой этап.

На шестом этапе принятый символ

переходит на седьмой этап, в ином случае двоичный разряд 62 во втором

сравнивается с содержимым четвертого регистра 65 для нахождения второго символа SYN последовательности повторной синхронизации.

При наличии равенства приёмник 8

переходит на седьмой этап, в ином случае двоичный разряд 62 во втором

регистре 58 устанавливается в VI , тогда происходит возврат на пятый этап.

На седьмом этапе принятый символ должен быть ицентичен содержимому счетчика 49. Если это так, то приемник 8 переходит на первый этап, если нет, то двоичный разряд 62 устанавливается в I и происходит возврат на пятый этап.

Формула изобретения

Система асинхронной двусторонней передачи данных между передающей и приемной станциями, содержащая на передающей станции блок управления, соединенный с последовательно-параллельным преобразователем и генератором кодовых слов, который соединен с параллельно-последовательным преобразователем, который подключен к модему, соединенному с последовательно параллельным преобразователем, а на приемной станции - модем, соединен- ньй с последовательно-параллельным преобразователем, который подключен к приемнику кодовых слов, и с параллельно-последовательным преобразователем, который соединен с блоком управления и приемником кодовых слов, от личающа яся тем, что, с целью обеспечения защиты от ошибок при устранении повторов блоков информации, принятых без ошибок, на передающей станции генератор кодовых слов содержит генератор четности, выходы которого подключены к сигнальным входам второго регистра, выход которого соединен с одним входом арифметико-логического блока, другой вход и выход которого соединены соот

ветственно с выходом регистра запоми- до ления и тактовый генератор, выходы

нания коэффициентов, который подключен к выходу регистра накопления остатка деления, и с входом буферного регистра, выход которого подключен к входу генератора четности, к- входу регистра накопления остатка деления и одному входу накопителя, другие входы которого соединены с выходами блоков считьшания, выход накопителя является выходом.генератора кодовых

5

0

5

0

5

слов и соединен с выходом входного регистра и вкгходом регистра нулевого байта, и тактовый генератор, выходы которого подключены к тактовым входам генератора четности, входного регистра и счетчика, при этом информационными входами генератора кодовых слов являются входы блока селекции, вход генератора четности и вход -вспомогательного регистра, выход которого подключен к входу соответствующего блока считьгоания, выход которого соединен с выходом накопителя, а на приемной станции приемник кодовых слов содержит входной регистр, выход которого подключен к одному входу арифметико-логического блока, другой вход и выход которого соединены соответственно с выходом регистра накопления коэффициентов, которьй подключен к выходу регистра накопления остатка деления и выходу регистра накопления маски, и с входом буферного регистра, выход которого соединен с входом входного регистра, с входом регистра накопления остатка деления и одним входом накопителя, другой вход которого соединен с выходом блока считывания, выход накопителя соединен с выходом входного регистра, который является выходом приемника кодовых слов, входами которого являются входы блока селекции и вход входного регистра, который подключен к входу вспомогательного регистра, выход которого.соединен с одним входом арифметико-логического блока, последовательно соединенные счетчик де5

которого подключены к тактовым входам входного и вспомогательного регистров, выход блока считывания соединен с одним входом компаратора и входом регистра накопления ошибки, выход которого подключен к другому входу ком- пар атора, и счетчик принятых кодиро- ванньк слов, выход которого соединен с другим входом арифметико-логического блока.

иг.{

Фиг.З