Устройство для формирования адресных сигналов Советский патент 1983 года по МПК G11C8/00 

TLG

t

00 ()

со

05

Й:зо6рс гонке offlocKTCH к вычислительной 5ехнике и можп быть использовано для фор /шpoвaния адресов считывания блока памяти изображения для приемника те,| етекста.

Известное устройство для фор /троваккя адресных сигналов содер шт накопитель, буферный регистр, выходной регистр адреса, арифметический блок, блок управления, регистр адреса поля оперативно памяти, первый и второй регистры адреса начальной границы массива, регистр ДЛШ1Ы массива, регистр адреса конечной границы массива, регистр длины поля оперативном памяти, регистр признака изменения содержимого и регистр фиксации результата логических операщ1Й П

Недостатком этого устройства являются большие аппаратурные затраты.

Наиболее близким к предлагаемому по Teic1шческой сущности является устройство для формировашш адресных сигналов, содержаще блок памяти изображений, генератор сш-гхронизирующих импульсов, счетчики рядов, колонок и строк 2.

Это устройство используется в системе индикации данных на экране телевизионного приемника, или системе телетекста. В этой системе данные передаются передающей станщ1ей в виде каналов с временным уплотнением, и каждый канал, или журнал, состоит из пакетов даьшых и расчленен на страниды. Потребитель, выбрав журнал, выбирает страницу, и соответствующие данные записываются в блок памяти изображения и считываются с целью индикации соответствуюших знаков на экране телевизионного приемника.

При этом каждая страница имеет 25 горизонтальных рядов (строк) по 40 знаков, причем каждый ряд за1шмает 10 строк телевизиошюй развертки. Следовательно, блок памяти изображения должен иметь емкость равнуто 25 - 40 1000 знаков .

Однако известно, что на практ}п«е емкости блоков памяти всегда равны степени с показателем 2, поэтому реальная емкость блока паMfSTH изображения равна 1024 данным, что составляет 24 свободных разряда.

Целью изобретения является ynpomeime устройства путем оптимального использования емкости блока памяти изображения.

Поставленная цель достигается тем, что в устройство для формирования адресных сигналов, содери ащее первый блок памяти, синхронизатор и счетчики импульсов, причем первые входы первого и второго счетчиков импульсов объединены и являются одним из входов устройства, первый вход третьего счетчика импульсов подключен к выходу синхронизатора, вторые входы второго и третьего счетчиков импульсов объединены и являются другим входом устройства, введены коммутатор и второй блок , один из выходов которого и выходы коммутатора подключены к входам первого блока памяти, другой выход второго блока памяти соединен с одним из входов коммутатора, другие входы которого подключены к одним из выходов первого и третьего счетчиков импульсов, входы второго блока памяти соединены с другими выходами третьего счетчика импульсов и выходами первого счетчика импульсов.

На чертеже изображена структурная схема устройства для формирова шя адресных сигНй лов.

Устройство содержит первый блок 1 , первый 2 и второй 3 импухзьсов, второй блок 4 памяти, коыйэухатор 5, синхронизатор 6 итретий счетчитс 7 импульсов.

З стройство служит для обеслечешм адресов считывания первого блока панятк, который может содержать знаковые данные, необходимые для набора страницы теле/ гекста.; прнчем знаки формируются (не показан) .

Устройство работает следующим образом. В системе телетекста каждая страница образована 25 рядами (строками) по 40 экаков каждый и содержит, следовательно, 1000 .

Блок 1 ГЕймяхи предстазллет, ссбой -. зратиБное запоминающее устройство с зффр.:.: ;-швно емкостью равной 1024 20 дасичиым -ггементам. из 1024 разрядов 1000 за5-ш:ты зг-шковыми данными и, следовательно, 24 разряда скгсаются

СВ ОбоДНЬ МИ.

Первый ряд является служебным рядом, r-f-i дикация которого на экране телевизионного пш емника всзгда осуш,ествляется одьгеу-) j то, же образом, знаками одинарной зысотьг. гогдг для других рядов предусмотрена созможт-тость изменения способа ип;|,гцсалм , у аярймкр:, лдасх кием высоты знаков, маскирозйняем пй101; к

i т- Д. В устройстве И:зедзсмятрх.:вае--ся пе зг;; Гл;а /4

свободных разрядов блока па

по ОДКОМ) на каждый ряд, кроме -js-rsof

г;лчс;м запксанные в этих разрядах дизва: о};я; отся jjnpaBляющими словамЕ. отнесло;д1У ко всем зкгкам одного ряда.

Устройстзо г;оз1зсляо: -.гпосо бодных разрядаS придавая : до ; дому ряду.

Счетчик 2 мож;т формаровать

ЛЕраплслыш 5 двоичных сигналов /:,DR 1 - А; 5R 5, представляющкх числаот О до 31, сче тчик 7 может

формировать 6 ДВОИЧКЬ СЯГЯЗЛОЕ ADC 1 ADC 5, представляюшкзг. чйсжа от J до 63. Счетчик 7 возбуждается синУ-рогЕ-тзалорогу б, определяющим времеетюй ингеряа.) знака равны 10 точкам изображения. гелЕ яркмерпс 1 икс, и он ноЕТорко возоул:;д}де: ря при ;;.я;;а;ол1 KJVJпульсе строчной синхронизации TLG, т. е. каждые 64 МКС. Счетчик 2 возбуждается каждые 10 строк счетчиком 3, иа который поступают импульсы строчной синхронизации TLG. Он повторно возбуждается импульсами полукадра TTR, которые повторно возбуждают также и счетчик 3. Следовательно, совокупность счетчиков 2 и 7 могла бы обеспечивать 32 64 2048 адресов счить1вания. Ограничение числа адресов считывания обеспечивается блоком 4 и коммутатором 5 На блок 4 памяти поступают сигналы ADR 1 /SDR 5 и ADC 4 - АОС 6, соответствующие старшим разрядам, тогда как сигналы ADC 1 ADC 3, соответствующие младшим разрядам, подаются на коммутатор 5 и передаются без перекодирования в блок 1 памяти. Блок 4 памяти ставит в соответствие пара сигналов из ADC 4 - ADC 6 и ADR 1 - ADR 5 один иЭ сигналов AQ. Совокупность сигналов А (J- А g обеспечивает адрессчитывания от О до 999, что позволяет осуществить адресацию 1000 знаковых данных. Например, если адрес колонки 15 и адрес ряда 8, подаваемый на блок 1 памяти адрес считывания равен 40 X 8 + 15 335. Возможность передачи без перекодирования трех двоичных сигналов ADC 1 - ADC 3 обеспечивается тем, что последний адрес колонки каждого ряда всегда выражается числом 8к + 7, так как число знаков одного ряда равно 40, т. е: кратно 8 (где к - целое число). Это уменьщает необходимую для перекодирования емкость блока памяти до 256 «7 вместо 2048 10 двоичных элементов, если бы адрес колонки целиком подавался на блок 4 памяти. Сигналы ADR 1 - ADR 3 также подаются на коммутатор 5, который передает их без изменения в блок 1 памяти в одном из своих двух рабочих положений, а второе положение соответствует передаче сигналов ADC 1 - ADC3. До тех гюр, пока один из сигналов ADC 4- ADC 6, передаваемый в блок 4 памяти, мешше 40, коммутатор 5 передает сигналы ADC 1 - ADC 3 (это режим, когда в блок 1 памяти поступают 1000 адресов, позволяющих считывать знаковые данные). Когда величина, передаваемая сигналами ADC 4 - ADC 6, достигает 40, что соответствует 1 для ADC 6, О для ADC 5 и 1 для ADC 4, по сигналу А s коммутатор 5 передает сигналы ADR 1 - ADR 3. В то же время блок 4 памяти в результате его программирования передает сигналы ADR 4 и ADR 5. В этом случае на блок 1 памяти поступает целиком адрес ряда, что позволяет считывать один из 24 разрядов, не относящихся к знаковым данным. Когда пеличина, передаваемая сигналами ADC 4 - ADC 5, достигает 48, т. е. в двоичном П5ще ПО,.сигнал А.. принимает свое первонашльное состояние. На блок 1 памяти снова поступают знаковые адреса начиная с момента повторного возбуждения счетчика 7.

УСТЮЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСНЫХ СИГНАЛОВ, содержащее первый блок памяти, синхронизатор и счетчики импульвскаюЁНд НАТОКТ К- |fi тм: й :у{:кл-я l SiSJiSOIE JA сов, причем первые входы первого и второго счетчиков импульсов объединены и являются одним из входов устройства, первый вход третьего счетчика импульсов подключен к выходу синхронизатора, вторые входы второго и третьего счетчиков импульсов объединены и являются другим входом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит коммутатор и второй блок памяти, одни из выходов которого и выходы коммутатора подключены к входам первого блока памяти, другой выход второго блока памяти соединен с одним из входов коммутатора, другие входы которого подключены к одним из выходов первого и третьего счетчис $ ков импульсов, входы второго блока памяти соединены с другими выходалш третьего счет(Л чика импульсов и выходами первого счетчика импульсов. с