Цифроаналоговый преобразователь Советский патент 1990 года по МПК H03M1/66 

(21)bW72bl/2k-2b

(22)2.06.88

(46) 28.02.90, Бюл. № 8 (72) Д.Г.Исаев и В.Л.Коган (53) 681.325 (088.8)

(56)Гнатек Ю.Р. Справочник по цифро- аналоговым и аналого-цифровым преобразователям. М.: Радио и связь, 1982.

Шило В.Л. Линейные интегральные схемы. М.: Советское радио, 1979 с. 33, рис. 8. 18 а.

( ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

(57)Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения многоразрядных цифроаналоговых и аналого-цифровых преобразователей. Цель изобретения - повышение точности преобразования. Цифроаналоговый преобразователь содержит тактовый генератор 1, m-разрядный двоичный счетчик 2, (п+т)-разрядный сумматор 3, блок 4 из п переключателей и п-разрядную резистивную матрицу 5. Положительный эффект достигнут за счет введения тактовопо генератора 1, счетчика 2 и сумматора 3 и обеспечения широтно- импульсной модуляции при преобразовании m младших разрядов кода.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения многоразрядных цифроаналоговых преобразователей и аналого-цифровых преобразователей. Цель изобретения - повышение точности преобразования. Цифроаналоговый преобразователь содержит тактовый генератор 1, M - разрядный двоичный счетчик 2, (N + M) - разрядный сумматор 3, блок 4 из N переключателей и N - разрядную резистивную матрицу 5. Положительный эффект достигнут за счет введения тактового генератора 1, счетчика 2 и сумматора 3 и обеспечения широтно-импульсной модуляции при преобразования M младших разрядов кода.

3

IB

Выход

СЛ Јь Ч

Од СО

О

КодСп+т)

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения многоразрядных цифроаналоговых и аналоге цифровых преобразователей.

Цель изобретения - повышение точности преобразования.

На чертеже представлена функциональная схема цифроаналогового преоб разователя.

Цифроаналоговый преобразователь содержит- тактовый генератор 1, т-раз рядный двоичный счетчик 2, (п+га)- разрядный сумматор 3, блок А из n переключателей и n-разрядную резис- тивную матрицу 5.

Цифроаналоговый преобразователь работает следующим образом.

На входую шину поступает (n+m)- разрядный код. Если значения младших разрядов равны нулю, то при изменении п старших разрядов выходной аналоговый сигнал изменяется дискретно и пропорционально значениям .старших разрядов преобразуемого кода

При значениях младших разрядов, отличных от нуля, монотонно возрастающий код на выходе т-разрядного двоичного счетчика 2 суммирует- ся со значениями ш младших разрядов iпреобразуемого кода. Скорость изме- | нения кода на выходе счетчика 2 определяется частотой следования тактовых импульсов генератора 1. При этом в каждом цикле нарастания кода на выходе счетчика 2 возникает импульс переноса с ш-го разряда в (т+1)-й разряд (n+m)-разрядного сумматора 3, длительность которого равна произ- ведению периода повторения тактовых импульсов генератора 1 на значения m младших разрядов преобразуемого кода. За время этого импульса к содержимому п старших разрядов преоб- разуемого кода добавляется единица, вызывая соответствующее изменение Состояния переключателей Ь. На выходе n-разрядной резистивной матрицы 5 уровень сигнала, пропорциональ- ный п старшим разрядам преобразуемого кода, периодически увеличивается на величину младшего из п старших разрядов. Время, за которое происходит это увеличение, есть длительност импульсов переноса, определенных выше. Среднее значение напряжения на выходе n-разрядной резистивной матрицы 5пропорционально (п+ш)-раз- рядному преобразуемому коду. Максимальное значение преобразуемого кода NWO(KC рёвно 2т().

Таким образом, увеличение разрядности цифроаналогового преобразователя предлагаемым путем повышает точность преобразования и не приводит к появлению немонотонности характеристики преобразования, так как в данном случае осуществляется деление на 2т равных частей каждой ступени изменения выходного напряжения.

Формула изобретения

Цифроаналоговый преобразователь, содержащий блок из п переключателей, первые выходы которых являются шиной нулевого потенциала, вторые выходы соединены с соответствующими входами n-разрядной резистивной матрицы, выход которой является выходной шино информационный вход блока из п переключателей является входной шиной опорного напряжения, о т л и ч а ю- щ и и с я тем, что, с целью повышения точности преобразования, в него введены m-разрядный двоичный счетчик (n+m)-разрядный сумматор и тактовый генератор, выход которого подключен к входу m-разрядного двоичного счетчика, выходы которого соединены с соответствующими ш входами младших разрядов первых входов (n+m)-разрядного сумматора, входы п-старших разрядов первых входов которого соедине с„шиной нулевого потенциала, вторые входы являются входной шиной (n+m)- разрядного преобразуемого кода, а выходы п старших разрядов подключены к соответствующим управляющим входам блока из п переключателей.