Четырехквадрантный перемножитель электрических сигналов Советский патент 1990 года по МПК G06G7/16 

иг к81кДк5(иРт.и„ л+иоа и04)+и05з+и07}+иой ,

. Kg-K7 KS-UCT-U04 + ц, .(3)

Изобретение относится к вычислительным устройствам и может быть использовано в аналого-цифровой вычислительной технике. Целью изобретения является повышение точности работы устройства. Устройство содержит входы 1 и 2, первый и второй коммутаторы 3 и 4, блок 5 умножения, источник 6 опорного напряжения, фильтр 7 нижних частот, аналого-цифровой преобразователь 8, блок 9 синхронизации, выход 10 устройства, решающий блок 11. Принцип работы устройства заключается в том, что перемножение сигналов осуществляется за семь тактов, причем суммарные мультипликативная и аддитивная погрешности блока 8 умножения, фильтра 7 нижних частот и преобразователя 8, а также все составляющие погрешности, вызванные аддитивными смещениями по входам блока 5 умножения, вычисляются в блоке 11 по результатам выполнения первых шести тактов, а окончательный результат перемножения вычисляется в блоке 11 после седьмого такта путем соответствующей коррекции погрешностей. 1 ил.

Для третьего такта (, ),

(Ucr-U03 +U03-U04)+U05 -HJ07} + К7 K r-Ucr-UQj +Ut(4)

Для четвертого такта (, ), используя (2) и (3), (4), получают

ил

кв {к7 U5(yЈT +ист и0,+ист-и05 +ueV u0f;

Kg-K7 -K5 UЈT +U7 + U3 - U .

соответственно, имеют

;

+u05;j+uo7 }+u °s

(5)

51562935

Дня пятого такта (, ), используя (2), имеют

ис

., Ua,+U03 U04) +

и« к81К7 К5- VUo3 +U03 U04)+U05 +U0-,}+Ue, К, К7

Для седьмого такта (, ), используя обозначения (2), (6) и (7), имеют

, K5(, ио4 +utu03 +

Результат U представляет собой общее аддитивное смещение, приведенное к выходу блока 5 умножения.

Из (5) может быть найден общий масштабный коэффициент

К,

К7 К5 (,.. (9)

На основе (3) и (9) определяют сме-25 запоминается в блоке 11.

щение по второму входу блока 5 умножения

U

(К

и

и, - и, + и,

и.

1 г из U1 Используя (4 ) и (9 ), имеют смещения по первому входу блоножения

UjLL-Oj-I-Ufl

чэ - Ui - из

U

Линейные члены, связанные с наличием во входных сигналах постоянной составляющей, могут быть найдены из (6), (9) и, соответственно, (7), (9)

, и4-иг-иг+и,

1УЈгУл1 у1т

iV -u-s+u

Таким образом, на основе отсчетов UJ...U.J, используя (2) - (8), записывают для скорректированного результата перемножения

и-ТГ - иг rm и -и - и йг-из+и, и«- 14

Устройство работает следующим образом.

На первом такте блок 9 формирует управляющие сигналы для коммутаторов 3 и 4, обеспечивая замыкание их третьих входов с выходами. В результате, входы блока 5 умножения оказы+иоа К;

К7 VO,

U04 +U,

(6)

Для

5

шестого такта (пэ используя (2), получают

;3, п4 1),

оэ

HJ,

(7)

ваются подключенными к точке с нулевым потенциалом и с выхода аналого- цифрового преобразователя 8 на информационный вход блока 11 поступает код отсчета Ц в соответствии с формулой

(2). Указанный код запоминается в блоке 11.

На втором такте блок 9 формирует очередную комбинацию управляющих сигналов, соответствующую замыканию второго входа с выходом для коммутатора 3 и третьего входа с выходом для коммутатора 4. Выходной код преобразователя 8, полученный на этом такте, соответствует выражению (3) и также

Остальные пять тактов выполняются аналогично. Таким образом, по завершении седьмого такта истинное значение произведения перемножаемых сиг30 налов, свободное от мультипликативной и аддитивных погрешностей, вычисляется в блоке 11 по формупе (14) По сравнению с известными предлагаемый четырехквадрантный перемножи-зс- тель электрических сигналов обладает более высокой точностью перемножения за счет исключения погрешностей от аддитивных смещений на входах и выходе блока умножения, а также от из40 менения его масштабного коэффициента.

Формула изобретения

i Четырехквадрантный перемножитель J

45 электрических сигналов, содержащий источник опорного напряжения, фильтр нижних частот, блок синхронизации, первый и второй коммутаторы, управляющий вход первого коммутатора соеди50 нен с первым выходом блока синхронизации, выходы коммутаторов подключены соответственно к первому и второму входам блока умножения, а первые информационные входы являются соотс ветственно первым и вторым входами перемножителя, выход блока умножения соединен с входом фильтра нижних частот, отличающийся тем, что, с целью повышения точности пе715629358

ремножителя, в него введены аналоге- вого потенциала, выход блока умноже- цифровой преобразователь и решающий ния через аналого-цифровой преобразо- блох, причем выход источника опорного ватель подключен к входу решающего напряжения соединен с вторыми инфор- блока, второй выход блока синхрониза- мационными входами первого и второго ции соединен с управляющим входом вто- коммутаторов, третьи информационные рого коммутатора, а выход решающего входы которых подключены к шине нуле- блока является выходом перемножителя.