Арифметическое устройство по модулю Советский патент 1990 года по МПК G06F7/72 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов.

Цель изобретения - сокращение аппаратурных затрат.

На фиг.1-3 представлена схема арифметического устройства по модулю; на фиг.4 - схема коммутатора (для значения модуля неравного одиннадцати).

Устройство (фиг.1-3) содержит первый дешифратор 1, второй дешифратор 2, первую и вторую группы элементов И 3 и 4 соответственно, первый и второй элементы ИЛИ 5, 6 соответственно, сумматор 7 по модулю два,первый, второй и третий элементы И 8,9,

10 соответственно, первый и второй элементы НЕ 11, 12 соответственно, четвертый,пятый, шестой, седьмой, восьмой, девятьй, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый элементы И 13 - 23 соответственно, вход 24 признака операции сложения устройства, вход 25 признака операции вычитания устройства, третий элемент ИЛИ 26, третий элемент НЕ 27, первую и вторую группы элементов ИЛИ 28,29 соответственно, третью и четвертую группы элементов И 30, 31 соответственно, третью группу элементов ИЛИ 32, пятую и шестую группы элементов И 33, 34 соответственно, четвертый элемент НЕ 35, четвертую группу элементов ИЛИ 36, выход 37 устройства, коммутатор 38,

ОЛ

1

ел

эо го

с первого по пятый шифраторы 39-43 соответственно, седьмую группу эле- мен(гов И 44, вход 45 признака операции умножения устройства, восьмую и девятую группы элементов И 46 и 47 соответственно, четвертый элемент ИЛИ 48, десятую группу элементов И 49, пятый элемент ИЛИ 50, одиннад- цатКпо группу элементов И 51, шестой элемент ИЛИ 52, входы 53 и 54 первого и второго операндов устройства соответственно, выход 55 коммутатора 38, выход 56 сумматора 7 по модулю два, выход 57 элемента НЕ 12, выход 58 элемента И 15, выход 59 элемента И9, выход 60 элемента И10, 61 элемента И 8.

Т а б л и ц а 1

Коммутатор 38 (фиг.4) содержит группу информационных входов 62,,-626 коммутатора, группу управляющих входов 63,,-63g коммутатора, выходы 64 ,-642 разрядов выхода 55 коммутатора, группу элементов ИЛИ 65,группу элементов И 66. Шифраторы 39-43 реализованы посредством групп элементов ИЛИ,,

Рассмотрим примеры реализации различных операций над операндами А и В для модуля,равного одиннадцати

Операция умножения в зависимости от соотношения индексов операндов реализуется согласно табл. 1 или 2.

Таблица2

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - сокращение аппаратурных затрат. Арифметическое устройство по модулю содержит дешифраторы, группы элементов И, элементы ИЛИ, сумматор по модулю два, элементы И, элементы НЕ, группы элементов ИЛИ коммутатор, шифраторы с соответствующими связями. Сущность изобретения состоит в реализации модульных операций умножения, сложения и вычитания путем использования одного коммутатора с уменьшенным количеством элементов при сохранении всех функциональных и технологических возможностей устройства. 4 ил., 7 табл.

Таблицы для реализации модульных операций сложения и вычитания можно сойместить. Числовые значения, соответствующие входным значениям,предс™

I

ТаблицаЗ

Т а блиц а 5,

тавляются в зависимости от соотношения индексов табл. 3, 4 и 5. Стоббец (-R) соответствует модульной операции вычитания.

Таблица4

Анализируя таблицы, можно сделать вывод, что необходимо дополнительно соответствующим образом коммутировать пары входных операндов А и В при различных модульных операциях, а также при разных сочетаниях индексов уд

и F „для реализации трех модульных о в

операции на одном коммутаторе,реализующем симметричные свойства рассматриваемых таблиц.

Мб

О, если (В)Ј --j--; га - значение модуля

l, если (B)Sm

Первьй режим - определение резульата модульного умножения А.В (mod m) (управляющий сигнал х. присутствует на входе 45). Первый А и второй В операнды поступают на соответствую- щие дешифраторы 1 и 2, С выхо- - да дешифратора 1 операнд А при f( 0 поступает на соответствую- щий элемент ИЛИ 28 первой группы, а при ц 1 - на соответствующие элементы И 3, 30 первой,1 третьей групп. Операнд В при tf& О поступает на соответствующий элемент ИЛИ 29 второй группы, а если ff,- - 1 - на соответствующие элементы И 4, 31 второй и четвертой групп.Так как производится операция модульного умножения, то сигнал на выходе элемента 26 отсутствует, а с выхода третьего элемента НЕ 27 сигнал подается на входы элементов И 3, 4 пер- Вой и второй групп. На выходе седьмо- го элемента И 16 сигнал отсутствует, следовательно через четвертый элемент НЕ 25 сигнал поступает на входы элементов И 34 шестой группы. Далее операнды поступают на входы коммутатора 38, Элементы ИЛИ шифратора 39 и элемент ИЛИ шифратора 40 реализуют двойное представление результата опе1583

Работу устройства удобно рассматривать в трех режимах.

Перед разбором работы устройства в каждом режиме рассмотрим формирование сигналов выбора таблицы,соответствующих проводимой модульной операции (х, + . -), а также отражающих соотношения между операндами А н В.

10 Эти сигналы формируются посредством элементов ИЛИ 5 и 6, И 8, 9, 10 и 15, НЕ 11 и 12 и сумматора 7 по модулю два. Сведем данные в табл. 6, обозначив через В(д, $ъ номер выхо15 ,да,отражающий соотношения операндов А и В.

а б л и ц а 6

рации модульного умножения согласно табл. 1 и 2 соответственно. Сигнал с выхода 55 коммутатора 38 поступает на эти элементы.

При УА УЬ результат операции

модульного умножения через элементы И 44 седьмой группы, а при )рА $й через элементы И 46 восьмой группы поступит на соответствующие входы элементов ИЛИ 32 группы. С выходов этих

элементов результат в двоичном коде поступает на выход 37 устройства.

Второй режим - определение результата операции модульного сложения

(А + В) (nod m) (управляющий сигнап + присутствует на входе 24).Слагаемые А и В поступают на дешифраторы 1 и 2. Если yft ye 0 или д р в - ( Уд &)то прохождение операндов до коммутатора 38 происходит так же, как и в случае модульного умножения. При ул 6 на выходе четырнадцатого элемента И 23(появляет- ся сигнал, который проходит через

третий элемент ИЛИ 26 и открывает элементы И 30 и 31 третьей и четвертой групп (элементы И первой 3 и второй 4 групп в этом случае закрыты), осуществляя коммутацию входных oneрандов согласно табл.5. Сигнал с вы- сода коммутатора 38 поступает на эле енты ИЛИ шифраторов 41-43, которые формируют результат операции модуль- Иого сложения согласно табл. 3, 4 и 5 соответственно. Сигнал + со входа 24 поступает на входы десятого элемента И19, одиннадцатого элемента И20 и четвертого элемента И 13, На второй вход одного из этих элеентов поступает сигнал в зависимости от соотношения входных операндов

|А и в. О Ь Ье 0; ) УА Ув ; з) У А # Сигнал с

выхода десятого элемента И1Ч (при

jfB 0) через четвертьй элемент ИЛИ 48 поступает на входы элементов И 47 девятой группы и резульt

тат операции модульного сложения че- 20 ВЫХ°Д 37 устройства. Следовательно рез элементы ИЛИ 32 группы поступает в данном случае будет реализована на выход 37, При других соотношениях входных операндов работают соответтабл,3.

Рассмотрим работу коммутатора (фиг.4). Группа элементов ИЛИ 65 Третий режим - определение резуль- 25 объединяет попарно группу входов 62 тата операции модульного вычитания.с группой входов 631 с одинаковыми

(А - В) (mod m) (управляющий сигналиндексами, где i - индекс входа (г ствующие элементы.

- присутствует на входе 25)„Уменьшаемое А и вычитаемое В поступают на дешифраторы 1 и 2 соответственно. При Я й 0 и у j 1, а также при Ь 1 и ( УА У) прохождение операндов до коммутатора 38 происходит как и в случае модульно1,2,3,4,5,6). Группа элементов И 66, выходы которых образуют выходы 641 30 разрядов (1 7,..., 21) реализуют все сочетания пар при коммутации выходов элементов ИЛИ 65 группы, а элементы И 66 группы, выходы которых образуют выходы 641 (1 1,0,.,6)

го сложения. При $ft Ув сигнал с ,попарно объединяют группу входов

выхода седьмого элемента И16 поступа-621 с группой входов 631 с одинакоет через третий элемент ИЛИ 26 навьтми индексами, В табл. 7 представлевходы элементов И 30 и 31 третьейны индексы (1) выходов 641 коммутаи четвертой групп, открывая их.Одно-тора 38, на которых появляется сиг40нал в зависимости от сигналов на входах 621 и 631.

временно сигнал с выхода седьмого элемента И16 поступает на входы элеКоммутатор 38 обладает симметрией относительно левой диагонали, что необходимо для реализации табл. 1-5,

Реализация этих таблиц с помощью шифраторов -39-43 производит- ся следующим образом. Пусть, например, необходимо скоммутировать выментов И 33 пятой группы и открывает HXjT.e. производится необходимое соединение согласно входных операндов А и В согласно табл.5. Сигнал - со входа 25 поступает на входы двенадцатого элемента И 21, тринадцатого элемента И2 и восьмого элемента И17о На второй вход одного из этих элементов поступает сигнал в зависимости от соотношения входных операндов О Гц 0, У в 1 ;

2) 1 1. Ь ° 3) $Ь Ь -Сиг- нал с выхода двенадцатого элемента И21 ( JA 0, Уь О через четвертый элемент ИЛИ 48 поступает на входы элементов И47 группы. Результат модульной операции вычитания через элементы ИЛИ 32 группы поступает на

индексами, где i - индекс входа (г 1,2,3,4,5,6). Группа элементов И 66, выходы которых образуют выходы 641 разрядов (1 7,..., 21) реализуют все сочетания пар при коммутации выходов элементов ИЛИ 65 группы, а элементы И 66 группы, выходы которых образуют выходы 641 (1 1,0,.,6)

ход 64 коммутатора 38 с элементами ИЛИ вышеперечисленных шифраторов, Этот выход образуется на пересечении входа 62 5 группы и входа 63 группы, следовательно нужно полу дать на выходе числа 8, 3, 6, 5 и соответствующие элементам табл. 1, 2, 3, 4

и 5 соответственно. Двоичное представление этих чисел следующее: 8 0 1000а, 001 12, 6,0 ОПОе, 5 0 0101г, 1 ю 00012. Количество элементов ИЛИ в шифраторах равно количеству разрядов выхода 37. Следовательно, если пронумеровать элементы ИЛИ в шифраторах слева направо от 1 и 4, то необходимо соединить выход 64 коммутатора 38 с первым элементом ИЛИ шифратора 39, с третьи и четвертым элементами ИЛИ шифратора 40 и т.д. Необходимо отметить, что используются при соединении только единицы в двоичном представлении результата модульных операций.

Дополнительный положительный эффект заключается в получении результата в двоичном коде. Формула изобретения

Арифметическое устройство по модулю, содержащее первый и второй дешифраторы, с первой по шестую группы элементов И, с первого по шестой элементы ИЛИ, сумматор по модулю два с первого по четырнадцатый элементы И, с первого по четвертый элементы НЕ, с первой по третью группы элементов ИЛИ и коммутатор, причем входы первого и второго операндов устройства соединены соответственно с входами первого и второго дешифраторов, младшие выходы групп первого и второго дешифраторов соединены соответственно с первыми входами элементов ИЛИ первой и второй групп, старшие выходы групп первого и второго дешифраторов соединены соответственно с входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом первого слагаемого сумматора по модулю два, выход которого соединен с первыми входами первого,третьего и пятого элементов И, с входом второго элемента НЕ, выход которого соединен с первыми входами второго, шестого и девятого элементов И, выход второго элемента ИЛИ соединен с входом первого элемента НЕ, выходы седьмого и четырнадцатого элементов И соединены соответственно с входами третьего элемента ИЛИ, выход которого соединен с входом третьего элемента НЕ, вход признака операции вычитания устройства соединен с первым входом седьмого и двенадцатого элементов И, выходы элементов ИЛИ

0

5

0

5

0

5

0

5

0

5

третьей группы являются выходом устройства, выходы элементов ИЛИ второй группы соединены с входами соответствующих элементов И тестой группы, отличающееся тем, что, с целью сокращения аппаратурных затрат, оно содержит четвертую группу элементов ИЛИ, с седьмой по одиннадцатую группы элементов И, с первого по пятый шифраторы, причем выход пер- вого элемента ИЛИ соединен с вторыми входами первого и второго элементов И, выход второго элемента ИЛИ соединен с вторым входом третьего элемента И и входом второго слагаемого сумматора по модулю два, выход которого соединен с первыми входами четырнадцатого и четвертого элементов И, выход первого элемента НЕ соединен с вторым входом шестого элемента И, выход которого соединен с первым входом десятого элемента И, выход второго элемента НЕ соединен с первым входом восьмого элемента И, выход второго элемента И соединен с первым входом одиннадцатого элемента И, выход первого элемента И соединен с первым входом тринадцатого элемента И, вход признака операций сложения устройства соединен с вторыми .входами четырнадцатого, десятого, одиннадцатого и четвертого элементов И,вход признака операции вычитания устройства соединен с вторыми входами восьмого и тринадцатого элементов И, выход третьего элемента И соединен с вторым входом двенадцатого элемента И, выход второго элемента НЕ соединен с вторым входом седьмого элемента И, выход коммутатора соединен с входами шифраторов с первого по пятый, выходы первого шифратора соединены с первыми входами соответствующих элементов И седьмой группы,вторые входы которых соединены с выходом пятого элемента И, второй вход которого соединен с вторым входом девятого элемента И и входом признака операции умножения устройства,выходы второго шифратора соединены с первыми входами соответствующих элементов И восьмой группы, вторые входы которых соединены с выходом девятого элемента И, выходы третьего шифратора соединены с первыми входами соответствующих элементов И девятой группы, вторые входы которых соединены с выходом четвертого элемента ИЛИ,

входы которого соединены соответственно с выходами десятого и двенадцатого элементов И, выходы четвертого шифратора соединены с первыми входа™ м|и соответствующих элементов И деся- т(эй группы, вторые входы которых соединены с выходом пятого элемента ИЛИ, которого соединены соответственно с выходами одиннадцатого и тринадцатого элементов И, выходы пятого шифратора соединены с первыми входами соответствующих элементов И одиннадцатой группы, вторые входы которых соединены с выходами шестого элемента ИЛИ, входы которого соединены с выходами четвертого и восьмого элементов И соответственно,выходы элементов И седьмой, восьмой, девятой, десятой и одиннадцатой групп соединены соответственно с входами с первого по пятый соответствующих элементов ИЛИ третьей группы, выходы э лементов ИЛИ первой группы соеди- & цены с соответствующими информационными входами группы коммутатора, управляющие входы группы которого соединены с выходами соответствую- их элементов ИЛИ четвертой группы, ыходы элементов И пятой и шестой групп соединены соответственно с лер- пыми и вторыми входами соответствующих элементов ИЛИ четвертой группы,

выход седьмого элемента И соединен с первыми входами элементов И пятой группы и входами четвертого элемента

НЕ, выход которых соединен с вторыми входами элементов И шестой группы, выходы элементов ИЛИ второй группы перекрестно соединены с вторыми входами элементов И пятой группы, старгаие выходы группы первого дешифратора соединены соответственно с первыми входами элементов И первой группы и перекрестно - с первыми входами элементов И третьей группы, выходы

5 элементов И первой и третьей групп соединены соответственно с вторыми и третьими входами соответствующих элементов ИЛИ первой группы, старшие выходы группы второго дешифратора

0 соединены соответственно с первыми входами элементов И второй группы и перекрестно - с первыми входами элементов И четвертой группы, выходы элементов И второй и четвертой групп

5 соединены соответственно с вторыми и третьими входами соответствующих элементов ИЛИ второй группы, выход третьего элемента ИЛИ соединен с вторыми входами элементов И третьей и

0 четвертой групп, выход третьего элемента НЕ соединен с вторыми входами элементов И первой и второй групп.

SS

1

ргпф 1C

2 2nd)

Ј8ш&

g

В