Система передачи телевизионного сигнала с дифференциальной импульсно-кодовой модуляцией Советский патент 1990 года по МПК H04N7/42 

ел ел

оо ю

Изобретение относится к телевидению. Цель изобретения - повышение быстродействия. Система передачи содержит канал 2 связи, на передающей части 1 АЦП 4, квантователь 5, кодер 6, блок 7 управления, блок 8 памяти и блок 9 формирования порогов квантования, а на приемной части 3 декодер 10, блок 11 управления, блок 12 памяти и блок 13 восстановления. Данная система передачи осуществляет преобразование четырехразрядных кодов эл-тов в двухразрядные выходные коды. В приемной части 3 системы двухразрядные выходные коды передающей части 1 преобразуются в четырехразрядные коды предсказанных значений эл-тов, которые затем преобразуются в аналоговый сигнал. Цель достигается за счет уменьшения времени, затрачиваемого на кодирование сообщений. Система по пп.2 и 3 ф-лы отличается выполнением квантователя 5 и блока восстановления 13, даны их ил. 2 з.п. ф-лы, 7 ил.

Фиг.1

3

Изобретение относится к телевидению и может быть использовано для кдирования и декодирования сигналов изображений.

Цель изобретения - повышение быстродействия .

На фиг.1 представлена структурная схема системы передачи телевизионного сигнала с дифференциальной импульсно-кодовой модуляцией; на фиг.2 - структурная схема квантователя4, на фиг.З - структурная схема блока восстановления. на фиг.4 - пример выполнения передающей части} на фиг.З - пример выполнения приемной части на фиг.6 - таблица шкалы квантования} на фиг.7 - временная диаграмма работы системы.

Система передачи телевизионного сигнала с дифференциальной импульсн кодовой модуляцией (фиг.1) состоит из передающей части 1, канала 2 связи и приемной части 3. Передающая часть 1 содержит аналого-цифровой преобразователь 4, квантователь 5, кодер 6, первый блок 7 управления, первый блок 8 памяти и блок 9 формирования порогов квантования. Прием

(В t вй В2тн гд-е -в f двоич ный n-разрядный код порога шкалы квантования, ближайшего к нижней г нице диапазона изменения входного нала-J В - код следующего, считая нижней границы, порога шкалы; B2r«

ная часть 3 содержит декодер 10, вто- JQ двоичный код порога, ближайшего к

рой блок 11 управления, второй блок 12 памяти и блок 13 восстановления. Вход 14 системы объединен с входом аналого-цифрового преобразователя 4, выход 15 кодера 6 является выходом передающей части 1, вход 16 декодера 10 - входом приемной части 3, а выход 17 блока 13 восстановления - выходом системы.

Квантователь 5 (фиг.2) содержит блок 18 сравнения с порогами и дешифратор 19 поддиапазонов. Блок 13 восстановления (фиг.З) содержит шифратор 20 и цифроаналоговый преобразователь 21 .

Система работает следующим образом.

С приходом импульса запуска (цепи запуска и тактирования не показаны) на выходе аналого-цифрового преобразователя 4 фиксируется п-разряд- ный код первого элемента, который поступает на первый вход квантователя 5, а в первый 8 и второй 12 блоки памяти заносится информация о предсказываемом значении первого элемента. Эта информация с выхода первого блока 8 памяти поступает на вход блока 9 формирования порогов кванто35

40

45

верхней границе диапазона, m - чис разрядов выходного кода, формируем на выходе 15 передающей части 1 си темы) .

На выходе блока 18 сравнения с рогами формируется единичный код k2m,...kz, k,, где k; 1 при А В и k 0 при А В ;. i С 1 , 2гл-1

Этот код поступает на вход деши ратора 19 поддиапазонов, на выходе которого формируется сигнал g (je 2mJ), несущий информацию о том уча ке шкалы квантования, внутри котор лежит значение первого элемента из ражения. Алгоритм работы дешифрато 19 поддиапазонов описывается логическими выражениями вида

g 4 kt; si k;k;,, k, i eЈ2,

Sem

2rn

50

55

Сигнал g поступает одновремен на вхйд кодера 6 и на первый вход первого блока 7 управления, на вто рой вход которого поступает информ ция с выхода первого блока 8 памят о предсказанном значении первого элемента. Такая же информация о пр сказанном значении первого элемен поступает с выхода второго блока

вания и на второй вход первого блока 7 управления, а с выхода второго блока 12 пймяти - на вход блока 13 восстановления и на второй вход второго блока 11 управления. В шифраторе 20 блока 13 восстановления (фиг.З) выходной сигнал второго блока 12 памяти преобразуется в n-разрядный код предсказанного значения первого элемента изображения и после преобразования в аналоговый сигнал Цифроана- логовым преобразователем 21 поступает на выход 17 системы. Одновременно блок 9 формирования порогов квантования вырабатывает n-разрядные коды порогов соответствующей шкалы кван- тования, которые поступают на второй вход квантователя 5. В квантователе 5 блок 18 сравнения с порогами (фиг.2) осуществляет сравнение двоичного кода А первого элемента изображения с n-разрядными кодами порогов

(В t вй В2тн гд-е -в f двоичный n-разрядный код порога шкалы квантования, ближайшего к нижней границе диапазона изменения входного сиг нала-J В - код следующего, считая от нижней границы, порога шкалы; B2r«,двоичный код порога, ближайшего к

5

0

5

верхней границе диапазона, m - число разрядов выходного кода, формируемого на выходе 15 передающей части 1 системы) .

На выходе блока 18 сравнения с порогами формируется единичный код k2m,...kz, k,, где k; 1 при А В,; и k 0 при А В ;. i С 1 , 2гл-1

Этот код поступает на вход дешифратора 19 поддиапазонов, на выходе которого формируется сигнал g ( 2mJ), несущий информацию о том участке шкалы квантования, внутри которого лежит значение первого элемента изображения. Алгоритм работы дешифратора 19 поддиапазонов описывается логическими выражениями вида

g 4 kt; si k;k;,, k, i eЈ2,

Sem

2rn-1

Сигнал g поступает одновременно на вхйд кодера 6 и на первый вход первого блока 7 управления, на второй вход которого поступает информация с выхода первого блока 8 памяти о предсказанном значении первого элемента. Такая же информация о предсказанном значении первого элемента поступает с выхода второго блока 12

5

памяти на второй вход второго блока

11управления. Кодер 6 преобразует сигнал g; в m-разрядный выходной код

(т п) . Этот код с выхода канала 2 связи поступает на вход 16 декодера 10. В декодере 10 m-разрядный выходной код преобразуется в сигнал g;, поступающий на первый вход второго блока 11 управления. Первый 7 и второй 11 блоки управления формируют на входах первого 8 и второго

12блоков памяти сигналы управления записью информации о предсказываемом значении второго элемента. Первым тактовым импульсом на выходе аналого-цифрового преобразователя 4 фиксируется n-разрядный двоичный код второго элемента изображения, а в первый 8 и второй 12 блоки памяти заносится информация о предсказываемом значении второго элемента. Предсказанное значение второго элемента изображения преобразуется блоком 13 восстановления в аналоговый сигнал

и поступает на выход 17 системы. Одновременно на втором входе квантователя 5 в соответствии с информацией о предсказанном значении второго элемента формируются коды порогов квантования очередной шкапы. Кватователь осуществляет сравнение кода второго элемента с этими порогами и формирует сигнал Јl об участке шкалы внутри которого находится значение второго элемента. В соответствии с этим сигналом кодер 6 формирует новое значение выходного кода, а первый 7 и второй 11 блоки управления формируют на входах первого 8 и второго 12 блоков памяти сигналы управления записью информации о предсказываемом значении третьего элемента. Вторым тактовым импульсом эта информация заносится в первый 8 и второй 12 блоки памяти, а на выходе аналого-цифрового преобразователя фиксируется код третьего элемента. Далее весь процесс обработки повторяется.

Система передачи телевизионного сигнала может быть выполнена как показано на фиг.4 и 5.

В квантователе 5 Ьлок 18 сравнения с порогами выполнен на компараторах кодов СП (фиг.4 позиции 22, 23, 24), а дешифратор 19 поддиапазонов - на двухвходовых элементах И с одним инверсным входом (позиции 25, 26) и на элементе НЕ 27. Кодер 6 выполнен

2i6

на двухвхоцовых элементах ИЛИ 28 и 29, а первый 8 и второй 12 блоки памяти собраны на D-триггерах 30, 31, 32, 33 (фиг.4). Опрос аналого-цифрового преобразователя осуществляется через двухвходовый элемент ИГО1 34. Декодер 10 приемной части 3 системы (фиг.5) выполнен на двухвходовом элементе И

35 и на двух двухвходовых элементах И 36 и 37 с одним инверсным входом и на элементе ИЛИ-НЕ 38.

Система осуществляет преобразование четырехразрядных кодов элементов

в двухразрядные выходные коды. В приемной части системы двухразрядные выходные коды передающей части преобразуются в четырехразрядные коды предсказанных значений элементов, которые затем преобразуются в аналоговый сигнал.

В таблице на фиг.6 показаны шкалы, используемые в процессе преобразования. Каждому предсказанному значению

элемента, указанному в первой строке таблицы, соответствует своя шкала, записанная в столбце nonf этим значением. Заштрихованными клетками отмечены пороги квантования, а перечеркнутыми клетками отмечены уровни кван.- тования соответствующей шкалы. Принцип функционирования системы поясняется временной диаграммой на фиг.7. В момент t4 импульсом запуска обнуляются D-триггеры Т(+Т,5 позиции 31-33 первого 8 и второго 12 блоков памяти, а триггеры Т0 30 этих блоков . переводятся в единичное состояние. Одновременно этим же импульсом через

двухвходовый элемент ИЛИ 34 произво- дится опрос аналого-цифрового преобразователя 4. На выходе АЦП фиксируется четырехразрядный код первого элемента X,: код 0110 числа 6. Шифратор 20 блока 13 восстановления формирует на своих выходах нулевой код 0000. Соответственно на выходе циф- роаналогового преобразователя 21 устанавливается напряжение, совпадающее с нижней границей диапазона.

В соответствии с информацией, записанной в первом блоке 8 памяти, блок 9 формирования порогов кванто- вания вырабатывает четырехразрядные коды порогов шкалы, приведенной в первом столбце таблицы (фиг.6), двоичные коды уровней 2, 5, 9 диапазона LO,15J возможных значений элементов.

В результате сравнения кода первого элемента с порогами в блоке 18 сравнения с порогами формируется единичный код 100, который поступает в дешифратор 19 поддиапазонов. На одном из выходов дешифратора появляется единичный сигнал g.,, поступающий на вход первого блока 7 управления. Одновременно в кодере 6 формируется выходной код 00, несущий информации об участке Ј5,8 первой шкалы, -которому принадлежит Xf. Работа кодера 6 происходит в соответствии с логическими выражениями

g

§Ф;

4 §, + 82Этот код по каналу 2 связи посту- 20 пает на вход 16 приемной части 3 системы. В декодере 10 по двоичному коду С, С2. восстанавливается сигнал g . Работа и структура декодера описывает- ся выражениями: g, С1Сг, , Сг, 25 g - С, + Сг, §4. С/Сг.

Восстановленный таким образом сигнал gj подается на вход второго блока 11 управления.

Первый 7 и второй 11 блоки управ- 30 ления работают аналогично. Они формируют сигналы управления записью единицы в тот триггер блока памяти, который соответствует уровню квантования найденного шкалы - еди- 35 ничный сигнал на D-входе триггера Тб, сортветствующего уровню 6 участка 5,8 (см. таблицу на фиг.6). Логические выражения, выборочно описывающие работу и структуру первого и ДО второго блоков управления, имеют вид

То (Т0+Тг+Т3) g,;

т (т0+ т,) §4+ т7+т 0+т„+т1г +

+Т„,+Т14) g,;45

tb (тО+Тг S3+(W sz;

т Ст6+т9 83+(т12+т„+т15) gft,

где Т; (i e ) логические пере- 5о менные, описывающие управляющие сигналы, подаваемые на D-входы соответствующих триггеров первого 8 и второго 12 блоков памяти.

Первым тактовым импульсом в момент времени t2 триггеры Т6 первого 8 и второго 12 блоков памяти переводятся в единичное состояние, а все остальные - в нулевое. Одновременно на выходе аналого-цифрового преобразователя 4 фиксируется четырехразрядный код 1000 второго элемента Х4 (фиг.7) На выходе шифратора 20 образуется двоичный код 0110 числа 6, который после прохождения через цифроанало- говый преобразователь 21 преобразуется в соответствующий аналоговый уровень (фиг.7). В соответствии с новой информацией, записанной в первом блоке 8 памяти, на выходе блока формирования порогов квантования вырабатываются коды порогов, соответствующие уровням Ь, 8, 12 (фиг.6). После сравнения с порогами и дешифрации формируется сигнал g ; (в нашем примере g) об участке 8, 1ll, которому принадлежит значение второго юле- мента Х2. В соответствии с этим сигналом формируются единичные сигналы на D-входах триггеров Т блоков памяти.

С приходом очередного тактового импульса триггеры Т первого 8 и второго 12- блоков памяти переводятся в единичное состояние, а все остальные - в нулевое. Соответственно на выходе цифроаналогового преобразователя 21 устанавливается аналоговый уровень числа 9. Далее весь процесс Преобразования повторяется. Восстановленный сигнал X(t) на выходе цифроаналогового преобразователя 21 появляется с задержкой на такт по отношению к входному сигналу X(t). Для иллюстрации качества воспроизведения первичного сигнала на фиг.7 пунктиром показана ступенчатая функция, являющаяся сдвннутой на такт влево функцией X(t).

В предлагаемой системе п ередачи телевизионного сигнала благодаря введению новых блоков и связей удалось исключить из алгоритма функционирования системы операции сложения и вычитания-и соответствующие блоки из структуры системы. При этом время затрачиваемое на кодирование сообщений, оказывается существенно меньше, чем в прототипе. При прочих равных условиях общий выигрыш в быстродействии определяется соотношением суммарного времени выполнения операций вычитания и суммирования в прототипе и формировании сигналов управления памятью в предлагаемой системе. Конкретные чиспенные значения выигрыша зависят от параметров сиетемы (числа разрядов АЦП и числа двоичных символов в выходном коде), а также от выбранной элементной базы. В среднем время, затраченное предлагаемой системой от момента получения кода на выходе АЦП до момента формирования информации о предсказанном значении очередного элемента, умен ь- шается по сравнению с прототипом в 2-5 раз.

Формула изобретения

1В

$

19

Ґ

Фиг. г

1Ь7Ь324

10

0

5

0

5

тования, выход которого соединен с вторым входом квантователя, первый вход которого соединен с выходом аналого-цифрового преобразователя, выход квантователя соединен с первым входом первого блока управления, второй вход которого соединен с выходом первого блока памяти, в приемную часть введены последовательно соединенные второй блок управления и второй блок памяти, выход которого соединен с входом блока восстанов- л.ения и с вторым входом второго блока управления, первый вход которого соединен с выходом декодера.

I

и дешифратора поддиапазонов, выход которого является выходом квантователя, а первый и второй входы блока сравнения с порогами - соответственно первым и вторым входами квантователя .

го

21

Фиг.З

I

ntSLSi

u0fl щ

V

«

/в

to

TTU

W

я1

20

&L-H-J

i

JPU2.S

Фаг.б

IS 15 % 0 1 И Ю

т) м

7 6 5 4 3

г

1

О

Ъая.

Ттц

JLJLJIJLJLJLJ

tt Гз Г 9 1б t7 ts tg tw tn tn ta tn

Фаг. 7