Устройство для приема дискретных сигналов Советский патент 1990 года по МПК H04L27/06 

(Л

с

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устройство для приема дискретных сигналов содержит дифференциальный блок 1, интегратор 2, компаратор 3, формирователь 4 импульсов, ключ 5, блок синхронизации 6, пиковый детектор 7 и формирователь 8 сброса пикового детектора 7. Цель достигается за счет обеспечения сглаживания краевых искажений фронтов битов принимаемой информации. 1 ил.

ел j

оо

00

со

Изобретение относится к радиотехнике и может быть использовано для приема и восстановления двухпоэиционного кода, переданного посредством амплитуд ной модуляции.

Цель изобретения - повышение помехоустойчивости .

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит дифференциальный блок 1, интегратор 2, компаратор 3, выходной формирователь 4 импульсов, ключ 5, блок 6 синхронизации, f пиковый детектор 7 и формирователь 8 сброса пикового детектора.

Устройство работает следующим образом.

Источником входного сипнала устроил ства для приема дискретных сигналов является радиоприемник амплитудно-мо- дулированных сигналов, имеющий АРУ. С выхода дифференцирующего блока 1 сигнал подается на формирователь 8 2 сброса пикового детектора, в котором производится амплитудная селекция выброса в начале сеанса связи и формирование импульса сброса пикового детектора 7, соответствующего началу сеан- , са связи. Этот импульс производит сброс пикового детектора 7, на вход которого также подается сигнал с выхода дифференцирующего блока 1. На выходе пикового детектора 7 устанавливается HanpHHeHHBjпропорциональное амплитуде принимаемого сигнала. Сигнал с выхода пикового детектора 7 подается на первый вход компаратора 3 и устанавливает амплитуду петли гистерезиса компаратора 3 пропорциональной амплитуде принимаемого сигнала. Применение автоматической регулировки амплитуды гистерезиса компаратора 3 позволяет увеличить рабочий динамический диапа- зон входных сигналов и повышает помехоустойчивость устройства для приема дискретных сигналов. Выходной формирователь 4 импульсов преобразует двухпо- лярный выходной сигнал компаратора 3 к уровням работы цифровых устройств.- Сигнал сеанса связи состоит из определенного количества битов тактирующей последовательности и информационной последовательности. В начальный момент времени блок 6 синхронизации находится в исходном состоянии, интегратор 2 - в сброшенном, ключ 5 работает в режиме пропускания по перво4

5

« ,

0

0

му входу. После прохождения битов тактирующей последовательности через дифференцирующий блок, ключ 5, компаратор 3 и выходной формирова.тель 4 - импульсов они подаются на вход блока 6 синхронизации. После приема битов тактирующей последовательности блок 6 синхронизации запускается и начинает вырабатывать четыре последовательности импульсов. Сигнал с третьего выхода блока 6 подается на соответствующий вход ключа и используется для стробирования принимаемой с интегратора 2 информации подачи на компаратор 3 коротких выборок этого сигнала. Сигнал на первом выходе блока 6 используется для сброса интегратора 2. Сигнал на втором выходе блока 6 управляет работой ключа 5. До запуска блока 6 на вход компаратора 3 поступает на стробировэнный сигнал с первого входа ключа 5, а после запуска - стро- бированный сигнал с четвертого входа ключа 5.Сигнал с четвертого выхода блока 6 используется для синхронизации дальнейшей обработки информации. После запуска блока 6 открывание ключа 5 происходит короткими импульсами в моменты времени, соответствующие середине битов принимаемой информации и окончанию времени интегрирования. Таким образом, сглаживаются краевые искажения фронтов битов принимаемой информации и повышается помехоустойчивость устройства.

Формула изобретения

Устройство для приема дискретных сигналов, содержащее интегратор, компаратор, дифференцирующий блок, выход которого соединен с первым входом ключа, отличающееся тем, что, с целью повышения помехоустойчивости, введены блок синхронизации, выходной формирователь импульсов, пиковый детектор и формирователь сброса пикового детектора, причем вход дифференцирующего блока является входом устройства, а выход соединен с первым входом интегратора, первым входом пикового детектора и входом формирователя сброса пикового детектора, выход которого соединен с вторым входом пикового детектора, выход которого соединен с первым входом компаратора, второй вход которого соединен с выходом ключа, а выход через выходной формирователь импульсов

515788316

соединен с входом блока синхронизации, го соединен с выходом интегратора, вы- первый, второй и третий выходы которо- ход выходнОгЬ формирователя импульсов го соединены соответственно с вторым является первым выходом устройств а, входом интегратора, вторым и третьим вторым выходом которого является чет- входами ключа, четвертый вход которо- вертый выход блока синхронизация.