Устройство для преобразования биполярного кода в однополярный Советский патент 1990 года по МПК H03M5/18 

tc

оэ

Изобретение относится к импульсной технике и может использоваться в системах передачи цифровой информации балансным биполярным троичным кодом. Изобретение позволяет упростить устройство, которое по биполярным троичным сигналам, поступающим на входы 8 и 9, формирует бинарные сигналы, поступающие на выход 10, и синхронизирующие сигналы, поступающие на выход 11. Устройство содержит разделительные элементы (диоды) 1 и 2, делитель 3 напряжения, шину 4 нулевого потенциала, преобразователи 5 и 6 уровня и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. 2 ил.

us.;

316

Изос ретение относится к импульсной технике; и может использоваться в системах передачи цифровой информации балансным биполярным троичнг м кодом.

Целью изобретения является упрощение устройства,

На фиг. 1 показана функциональная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Устройство содержит первый 1 и второй 2 разделительные элементы (диоды) делитель 3 напряжения шину 4 нулевого потенциала, первый 5 и второй б преобразователи уровня., элемент ИС KJI04A«OU№E ШШ 7, первый 8 и второй 9 входы, информационный 10 и синхронизирующий 11 выходы.

Е устройстве могут быть использованы диоды 1 и 2 типа 2Д522Б, преоб- разователи 5. и 6 уровня типа 564ПУ4 и элемент ИСЮВОЧАЮЩЕЕ ШШ 7 типа 564ЛП2.

Устройство работает следующим об- раэом.

Значению 1 биполярного кода соответствует положительный импульс на первом входе 8 и отрицательный на втором входе 9. Значению О биполярного кода состзетствует отрицатель ный импульс на первом входе 8 и положительный на втором входе 9.

При поступлении на входы 8 и 9 ямпульсов входного кода :з противофаье

-(фиг. 2 а и б, моменты времени Т,) и Тл )s которые поступают соответственно на аноды диодов 1 и 2,, на катоде диода 1 образуется полсзкнт&пьный пульс, по амплитуде меньший, чем на аноде диода 1, па величину падения напряжения на диоде, а на катоде даю- да 2 - нулевой потенхщал.. Пололдательный импупъс с катода далода 1 поступает на вход преобразозателя 5 уровня , на выходе которого формируется положительный импульс заданного уровня да

(фиго 2в5 момент Т.;). С катода дио 2 нулевой потенциал поступает на вход преобразователя 6 уровня, на зы- ходе которого образуется нулевой по- (фиг, 2г, момент Т). Поло- жител1. импульс с выхода преобразо

0

вателя 5 поступает на информационный выход 10 и через элемент ИСЮ10ЧА10Р ЕЕ ИЛИ 7 на синхронизирующий выход 11 (фиг,. 2д) „

В моменты времени Т и Т (фиг, 2) на входы 8 и 9 подаются потенциалг., близкие к нулю, при этом на катодах диодов 1 и 2 и на входах преобразователей 5 и 6 уровня, а следовательно, и на их выходах образуются потенциалы, близ1ше к нул1€ (фиго 2 в и г, моменты 1 и Тд)е На синхронизирующем выходе 11 в моменты времени Т и Т также образуются нулевые поа етпшалы (фиг, 2д,) о В момент времени Т потенциалы на входах 8 и 9 меняются на противоположные (фиг 2 аи б), , 2 и преобразователи 5 и 6 зфовня рабо- ,тают как олисано. При этом на информационный 10 и синхронизирутап ий 11 выходы поступают соответственно нулевой к единичный имп льсы (фиг. 2 з и д) „

5

0

5

- Ф

ормул.а изобретения Устройство для преобразования биполярного кода в однополярный содержа- и;ий элемент ИСКГНОЧА1П ЦЕЕ ИЛИ, выход -которого является синхронизируюгщм выходом устройства 5 делитель напряжения и шину нулевого потенциала, о т л и- чаю щ е е с я. тем, что, с целью упрощения устройства, в него введены раздглител7лные злементг и преобразователи уровня, 13ХОДЫ первого и второго разделительных элементов являются со- ответстз енно первым и вторым входами устройства., выходь первого и второго разделительных элементов объединены соответственно с первьи и вторьм выводами делителя напряжения и подключе,- ны к входам соответственно первого и второго преобразователей уровня, тре вывод делителя напряжения подключен к шине нулевого потенц 1ала, выход первого преобразователя уровня соединен с первым входом элемента ИСЮТО хАЮОЕЕ ИЛИ и является информа11;ион- ным вькодом устройства, выход второго преобразователя уровня соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,

и а

m п п

тег, Uu П ЛП

UU и

лл

Л-ОД

ппппппп

Фиг. 2