Преобразователь биполярного кода в однополярный Советский патент 1983 года по МПК H03K5/00 

Изобретение относится к проводной связи и предназначено для приема и преобразования кодовых сигналов (одно- или двуполярных) с проводной симметричной линии связи, в частности для преобразования биполярного самосинхронизирующегося кода в однополярные импульсы.

Известен преобразователь биполярного сигнала в однополярный, содержащий входное пороговое устройство, элемент ИЛИ-НЕ с инверсными входами и RS-триггер, причем выходы порогового устройства являются входами всего устройства, выходы порогово- го устройства соединены с инверсными входами элемента ИЛИ-НЕ, а также с входами RS-триггера tl.

Данное устройство позволяет принимать на входе самосинхронизирующийся биполярный код, однако оно обладает низкой помехозащищенностью к синфазным помехам в линии связи.

Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому является устройство, содержащее резистивно-емкостные цепи согла,сования линии связи, дифференциальный усилитель, два ключевых элемента, элементы И-НЕ и узел

регистрации парофазной помехи, причем резистивно-емкостные цепочки включены между входами дифференциального усилителя и шиной нулевого потенциала, первый и второй выходы дифференциального усилителя соединены с входами соответственно первого и второго ключевых элементов, выходы которых соединены с входами

10 элемента И-НЕ и с входами узла регистрации парофазной помехи, выход элемента И-НЕ является информационным выходом приемника С2.

Данное устройство обладает бо15лее высокой устойчивостью к синфазным помехам, чем предыдущее, однако также- имеет ряд недостатков. Устройство не декодирует троичного сигнала, так как выдает на выход либо

20 нулевой, либо единичный сигнал, т.е. не различает положительное и отрицательное напряжение между проводами линии связи и в обоих случаях выдает единичный сигнал на вы25ходе. Поэтому оно не может, как предыдущее , декодировать биполярный самосинхронизирующийся код. Низкая, помехоустойчивость к парофазным импульсным помехам, не нарушающим

30 чередование полярностей импульсов

в линии, объясняется тем, что входные емкости резистивно-емкостных цепей согласования линии имеют небольшую величину и заряжаются через низкое выходное сопротивление линии связи. Поэтому короткие парофазные помехи вызывают срабатывание диф. ференциального усилителя и, если такая помеха не нарушит чередования . полярностей, произойдет искажение передаваемой информации. Низкая помехоустойчивость к синфазным помехам обусловлена тем, что входные сигналы с линии подаются непосредственно на входы дифференциального усилителя.

Цель изобретения - повышение помехоустойчивости , надежности и расширение функциональных возможностей путем обеспечения декодирования троичных кодов.

Для достижения указанной цели в преобразователь биполярного кода в однополярный, содержащий дифференциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилителя, введены второй дифференциальный усилитель, четыре делителя, два фильтрующих конденсатора, элемент ИЛИ и выходной усилитель, причем входы первого и второго делителей подключены к первому входу устройства, входы третьего и четвертого делителей подключены к второму входу устройства , первый и второй фильтрующие конденсаторы включены соответственно между выходами первого и третьего, второго и четвертого делителей, выходы первого и четвертого делителей соединены с прямосмещенными входами соответственно первого и второго дифференциальных усилителей, выходы второго и третьего делителя соединены с обратносмещенными входами соответственно второго и первого дифференциальных усилителей, выход второго дифференциального усилителя соединен с входом второго ключевого элемента, выходы ключевых элементов подключены к соответствующим входам элемента ИЛИ, выход которого подключен к выходу синхронизации устройства, выход второго ключевого элемента через выходной усилитель подключен к информационному выходу устройства.

На фиг. 1 приведена электрическая принципиальная схема устройства, на фиг. 2 - временная диаграмма работы устройства. .

Устройство содержит первый и втот рой дифференциальные усилители на транзисторах 1 и 2, 3 и 4 соответственно, ключевые элементы на транзисторах 5 и 6, элементы ИЛИ на транзисторах 7 и 8, выходной усилитель

на транзисторах 9 и 10, делители напряжения на резисторах 11-18, фильтрующие конденсаторы 19 и 20, -резисторы 21-35.

Устройство работает следующим 5 образом.

При дифференциальном напряжении между первым и вторым входом по модулю меньше пороговой величины, задаваемой резисторами 21, 12 и 31, 10 17 соответственно в первом и втором дифференциальных усилителях, транзисторы 1 и 4 открыты, транзисторы 3, 2, 6 и 5 закрыты, на информационном выходе и выходе синхро5 низации будут низкие уровни напряжения, так как транзисторы 10 и 8 будут открыты и насыщены. Резисторы 28 и 35 могут быть соединены с коллекторами транзисторов 8 и 10

« или не соединены в зависимости от характера нагрузки на выходах устройства.

При синхронном нарастании или уменьшении напряжения в линии свя зи, например, как показано на фиг. 2, + 7 Вв момент времени t{ или до -7 В в момент времени tj., преобразователь остается в исходном состоянии и на его выходах низкие напряжения. Диаграмма выходных напря0 жений устройства (фиг. 2) показана для случая, когда резисторы 28 и 35 соединены с коллекторами транзисторов 8 и 10.

Если происходит парофазное изме5 нение напряжения в линии связи, например увеличение напряжения на первом входе относительно второго входа до пороговой величины, то происходит переключение второго

0 дифференциального усилителя, открываются транзисторы 3,6, 9 и 7, -закрываются транзисторы 10 и 8 и на выходах устройства появляются высокие уровни напряжения, т.е.

5 синхроимпульс и информационный импульс. Когда парофазное напряжение, между первым и вторым входами отрицательное и больше (по абсолютной величине) заданного порога, переключается первый дифференциальный каскад, открываются транзисторы 2, 5 и 7 и появляется высокое напряжение на выходе синхронизации. Инфор мационный выход в этом случае имеет низкий уровень напряжения, Делители входного напряжения обеспечивают уменьшение амплитуды сигналов на базах транзисторов дифференциальных усилителей, что позволяет увеличить максимально допустимое синфазное

0 входное напряжение до iOB, а допустимое парофазное напряжение - до Д5В. Фильтрующие конденсаторы 20 и 19 образуют интегрирующие цепочки соответственно с резисторами 13,

5 18, 11 и 16, что позволяет повысить

парофазную помехоустойчивость за счет срезания импульсных наводок с длительностью, меньшей длительности информационнь1х сигналов. Элемент ИЛИ обеспечивает сигнализацию о на.личии в линии парофазной разности напряжений между проводами, а выходной усилитель указывает полярность этого напряжения.

Таким образом, введение новых элементов-делителей, фильтрукнцих конденсаторов элемента ИЛИ, выход.ного усилителя - позволяет повысить устойчивость устройства к парофазным помехам и допустимый уровень входных синфазных и парофазных напряжений, существенно расширить функциональные возможности устройства. Предлагаемый преобразователь может декодировать парофазные сигналы обычных ТТЛ-формирователей, квазитроичные сигналы, биполярный код . в условиях синфазных помех, превышащих по амплитуде напряжение питания преобразователя (синфазные помехи до 10В при питании +5В). По сравнению с существующими ЭСЛ дифференциальными приемниками предлагаемый преобразователь обладает бог лее высокими помехоустойчивостью и надежностью и более широкими функциональными возможностями.

Формула изобретения

Преобразователь биполярного кода в однополярный, содержащий дифференциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилителя, отличающийся тем, что, с целью повышения его помехоустойчивости , надежности и расширения функциональных возможностей путем обеспечения декодирования. троичных кодов, в него введены второй дифференциальный усилитель, четыре делителя, два фильтрующих конденсатора, элемент ИЛИ и.выходной усилитель, причем входы первого и второго делителей подключены к первому входу устройства, входы тре- тьего и четвертого делителей под0ключены к второму входу устройства, первый и второй фильтрующие конденсаторы включены соответственно между выходами первого и третьего, втот рого и четвертого делителей, выхо5 ды первого и четвертого делителей соединены с прямосмещенньми входами соответственно первого и второго дифференциальных усилителей, выходы второго и третьего делителей соеди0 нены с обратносмещеиными входами соответственно второго и первого дифференциальных усилителей j выход второго дифференциального усилителя соединен с входом второго ключево5 о элемента, выходы ключевых элементов подключены к соответствукадим входам элемента ИЛИ, выход которого подключен к выходу синхронизации устройства, выход второго ключевоQ го элемента через выходной усилитель подключен к информационному выходу устройства.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 595853, кл. Н 03 К 5/00, 15.07.76.

2. Семенов А.А. Приемопередатчики с квазитроичной кодировкой информации для симметричной линии связи. ОИЯИ 11-11627, Дубна, 1978, с. 6, рис. За. - РЖ Электросвязь, 1979, №1, реферат 1.64.325.

Sroff/

Sff

Фиг. /