Генератор псевдослучайной бинарной последовательности Советский патент 1991 года по МПК G06F7/58 

Изобретение относится к вычислительной технике и может быть использовано при построении имитационно- моделирующей аппаратуры.

Цель изобретения - повышение точности формирования вероятностных свойств генерируемой последовательности путем выявления и устранения Сбойных ситуаций.

На чертеже представлена структурная схема генератора.

Генератор содержит регистр I сдви га 1, первый 2, второй 3,третий 4 и четвертый 5 сумматоры по модулю два, дополнительный регистр 6 сдвига, счетчик 7, элемент ИЛИ 8.

Генератор работает следующим образом.

Тактовые импульсы по входу 9 поступают на тактовый вход п-разрядно- го регистра 1 сдвига. Сигналы с разрядных выходов этого регистра воздействуют на входы первого 2 сумматора по модулю два, выходной сигнал ко торого поступает на информационный вход регистра сдвига. Выбор разрядных выходов регистра 1, подключаемых к входам первого сумматора 2 по моду лю два, производится таким образом, чтобы обеспечить получение псевдослучайной последовательности максимальной длины.

С приходом каждого тактового импульса очередное псевдослучайное бинарное значение образуется на выходе последнего разряда регистра сдвига и поступает на информационный вход дополнительного m-разрядного регистра 6 сдвига. Сдвиг информации в этом регистре и запись очередного значе- ния в первый его разряд с выхода регистра 1 также производится по тактовым импульсам от входа 9. На выходе последнего разряда дополнительного регистра 6 образуется сдвинутая на m тактов копия последовательности, имеющей место на выходе последнего разряда регистра 1. Эта последовательность с выхода дополнительного регистра 6 является выходной псевдослучайной бинарной последовательностью .генератора , поступающей на ег выход 10. Одновременно эта последовательность воздействует на один из входов четвертого сумматора по модулю два, на другой вход которого поступает сигнал с выхода третьего сумматора 4 по модулю два. К входам

0

5

0

5

5

0

5

этого сумматора подключены такие разрядные выходы регистра 1 чтобы на выходе сумматора 4 образовалась последовательность, задержанная на m тактов. В результате, при отсутствии сбоев в регистрах 1 и 6 на обоих входах четвертого сумматора 5 по модулю два будут иметь место полностью совпадающие последовательности, в результате чего на его выходе будет нулевой сигнал.

При наличии сбоев в регистрах на выходе сумматора 5 возникает единичный сигнал, поступающий через элемент ИЛИ 8 на выход 11 сигнализации о наличии сбойной ситуации, одновременно этот сигнал воздействует на входы начальной установки регистров 1 и 6, устанавливая их в состояния, соответствующие правильной работе генератора. Второй сумматор 3 по модулю два и счетчик 7 с коэффициентом пересчета п обеспечивают обнаружение и устранение влияния сбоев, связанных с появлением последовательности, содержащей более, чем п единиц или нулей. При правильном чередовании единиц и нулей на выходе второго сумматора 3 по модулю два образуются единичные сигналы, осуществляющие 1 сброс счетчика 7 и не допускающие 1 тем самым его переполнения в результате счета тактовых импульсов, воздействующих на счетный вход счетчика 7. Если же будет иметь место последовательность, содержащая более, чем п единиц или нулей, через (п+1) такт счетчик выдает сигнал на выходе -переполнения, свидетельствующий о наличии сбойной ситуации. Этот сигнал через элементы ИЛИ 8 осуществляет установку регистров 1 и 6 и по выходу 11 сигнализирует о появлении сбойной ситуации.

Формула изобретения

Генератор псевдослучайной бинарной последовательности, содержащий регистр сдвига, первый, второй и третий сумматоры по модулю два и счетчик, причем вход тактовых импульсов генератора подключен к счетному входу счетчика и тактовому входу регистра сдвига, выход которого соединен с выходами первого сумматора по модулю два, выход которого соединен с информационным входом регистра

сдвига, выход второго сумматора по модулю два соединен с входом сброса счетчика, отличающийся тем, что, с целью повышений точности формирования вероятностных свойств генерируемой последовательности, в него введены дополнительный регистр сдвига, четвертый сумматор по модулю два и элемент ИЛИ, выход которого является выходом сигнализации о наличии сбойной ситуации в устройстве и соединен с входами начальной установки регистра сдвига и дополнительного регистра сдвига, выходы регистра сдвига соединены с входами третьего сумматора по модулю два, выход которого соединен с пер0

вым входом четвертого сумматора по модулю два, второй вход которого соединен с выходом последнего разряда дополнительного регистра сдвига, являющимся выходом генерируемой последовательности генератора, а выход соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом переполнения счетчика, выход последнего разряда регистра сдвига соединен с первым входом второго сумматора по модулю два и информационным входом дополнительного регистра сдвига, выход первого разряда которого соединен с вторым входом второго сумматора по модулю два.

Изобретение относится к вычислительной технике.и может быть использовано при построении имитационно- моделирующей аппаратуры. Цель изобретения - повышение точности формирования вероятностных свойств генерируемой последовательности путем выявления и устранения сбойных ,ситуаций. Генератор содержит регистр 1 сдвига, первый 2, второй 3, третий 4 и четвертый 5 сумматоры по модулю два, дополнительный регистр 6 сдвига, счетчик 7, элемент ИЛИ 8. Поставленная цель достигается введением четвертого сумматора 5 по модулю два, дополнительного регистра 6 и элемента ИЛИ 8 с соответствующими связями. 1 ил.