Устройство для измерения флуктуационной составляющей частоты сигналов с линейно-частотной модуляцией Советский патент 1991 года по МПК G01R23/00 

а &о

Изобретение относится к технике радиотехнических измерений и может быть использовано в радиолокации и радионавигации для измерения флюктуа- ционпой составляющей частоты сигналов с линейно-частотной модуляцией (ЛЧМ). Устройство, благодаря применению двух независимых каналов с одинаковыми линиями задержки, преобразует сигнал с ЛЧМ в сигнал промежуточной частоты (ПЧ), значение которой определяется скоростью перестройки частоты в сигнале с ЛЧМ. Полученные сигналы ПЧ подаются на цифровые частотные детекторы, в которых также используется постоянная задержка кодового сигнала в регистрах сдвига. Выходные сигналы фровых частотных детекторов в кодовом знде перемножаются и интегрируются з блоке усреднения. Поскольку в каналах частотные флюктуации ЛЧМ-сигната одинаковы, а составляющие внутренних шумов устройства не коррелированы, то результат интегрирования представляет собой дисперсию частотных флюктуации входного сигнала. Для повышения точности измерения введено кольцо автоподстройки, обеспечивающее равенство времени задержки в каналах. 5 ил. I

Изобретение относится к радиотехническим измерениям и можег быть использовано для измерения уровня флюк- туационной фазовой модуляции в сигналах с ЛЧМ

Цель изобретения - повышение точности измерения за счет динамической компенсации неидентичности времени задержки сигнала первой и второй линиями задержки в двух измерительных каналах.

На фиг. 1 изображена функциональная схема устройства для измерения флюкгуационнои составляющей частоты сигналов с линейно-частотной модуля

цией, на фиг. 2 - функциональная схема амплитудного компаратора; на фиг. 3 и 4 - временные диаграммы, поясняющие работу устройства.

Устройство содержит ДВР линии задержки 1 и 2, первый фазовращатель 3, инвертирующий усилитель 4, второй фазовращатель 5, два смесителя 6 и 7, первый фильтр 8 нижних частот, первый и второй фильтры 9 и 10 промежуточных частот, фазовый детектор 11, два аналого-цифровых преобразователя 12 и 13, два амплитудных компаратора 14 и 15, первый генератор 16 импульсов сдвига, п первых региоров 17.1,

ел

№

17.2,...,17.п сдвига, n вторых реги- стров 18.t, 18.2,...,18.n сдвига, второй генератор 19 импульсов сдвига, первый цифро-аналоговый преобра- зователь 20, второй и третий фильтры 21 и 22 нижних частот, второй цифро- аналоговый преобразователь 23, два блока 24 и 25 выделения периода, первый реверсивный счетчик 26, тре- тий цифроаналоговый преобразователь 27, четвертый цифроаналоговый преобразователь 28, второй реверсивный счетчик 29, блок 30 перемножения кодов, блок 31 усреднения и индикатор 32 (фиг. 1)..

Первая и вторая линии 1 и 2 задержки, входами соединены с входом устройства, входы элементов 3 и 5

задержки соединены с выходами одноименных линий 1 и 2 задержки, вход инвертирующего усилителя 4 соединен с управляющим входом первого элемента 3 задержки, а выход с управляющим входом второго элемента 5 задержки, первый и второй смесители 6 и 7, первыми входами соединены с выходами одноименных элементов 3 и 5 задержек, вторые входы первого и второго сме- сителей соединены с входом устройства, первый фильтр 8 нижних частот, выход которого соединен с входом инвертирующего усилителя 4, первый и второй фильтры 9 и 10 промежуточных частот, входы которых соединены с выходами одноименных смесителей 6 и 7, фазовый детектор 11, первый вход которого соединен с выходом первого фильтра 9 промежуточных частот, вто- рой вход фазового детектора 11 соединен с выходом второго фильтра 10 промежуточных частот, а выход фазового детектора 11 соединен с входом первого фильтра 8 нижних частот, пер- вый и второй аналого-цифровой преобразователь 12 и 13, аналоговые входы которых соединены с выходами одноименных фильтров 9 и 10 промежуточных частот, первый и второй амплитуд- ные компараторы 14 и 15, первые входы которых соединены с входами одноименных аналого-цифровых преобразователей 12 и 13, первый генератор 16 импульсов сдвига, n первых регистров 17, 17,..., 17„ сдвига,входы сдви- га которых соединены с выходом первого генератора 16 импульсов сдвига, информационные входы каждого из первых n регистров сдвига соединены с одноименными выходами разрядов первого аналого-цифрового преобразова- теля 12, n вторых регистров 18|, 18,...,18 сдвига, информационные входы которых соединены с одноименными выходами разрядов второго ана- лого-цифроаого преобразователя 13, второй генератор 19 импульсов сдвига, выход которого соединен с входами сдвига n вторых регистров 18 , 18,...,18Л сдвига, первый цифроаналоговый преобразователь 20, входы которого соединены с выходами одноименных n первых регистров 17( 7,...,17П сдвига, второй фильтр 21 нижних частот, выход которого соединен с вторым входом первого амплитудного компаратора 14, третий фильтр 22 нижних частот, выход которого соединен с вторым входом второго амплитудного компаратора 15, второй цифроаналоговый преобразователь 23, входы которого соединены с выходами одноименных n вторых регистров 18«, 182,...,18h сдвига, первый блок 24 выделения периода, вход которого соединен с выходом первого цифроана- логового преобразователя 20, второй блок 25 выделения периода, вход которого соединен с выходом второго циф- роаналогового преобразователя 23, первый реверсивный счетчик 26, вход которого соединен с выходом первого блока 24 выделения периода, вход суммирования первого реверсивного счетчика 26 соединен с первым выходом первого амплитудного компаратора 14, а вход вычитания первого реверсивного счетчика 26 соединен с вторым выходом первого амплитудного компаратора 14, третий цифроаналоговый преобразователь 27, входная шина которого соединена с выходной шиной первого реверсивного счетчика 26, а выход третьего цифроаналогового преобразователя 27 соединен с входом второго фильтра 21 нижних частот четвертый цифроаналоговый преобразователь 28, выходом соединен с входом третьего фильтра нижних частот, второй реверсивный счетчик 29, выходной шиной соединен с входной шиной четвертого цифроаналогового преобразователя 28, вход второго реверсивного счетчика 29 соединен с выходсяч второго блока 25 выделения периода, вход суммирования второго реверсивного счетчика 29 соединен с первым выходом второго амплитудного компаратора 15, а вход вычитания второго реверсивного счетчика 29 соединен с вторым выходом второго амплитудного компаратора 15, блок 30 перемножения кодов, входной шиной соединен с выходной шиной первого реверсивного счетчика 26, вторая входная шина блока 30 перемножения кодов соединена с выходной шиной второго реверсивного счетчика 29, блок 31 усреднения входной шиной соединен с выходной шиной блока 30 перемножения кодов, входная шина индикатора 32 соединена с выходной шиной блока 31 усреднения.

Устройство работает следующим образом.

Пусть входной исследуемый ЛЧМ сигнал имеет вид

IL(t) U(t)cos{2 u f(t +

+ 0,5fet +ЧЧО + 60}; (О

гдеЫ(с) 0,+ -f- + 2 (О - частота

ЛЧК сигнала;

U(t) - огибающая ЛЧМ сигнала, У о - начальная фаза;

L,W

у скорость изменения ЛЧМ

с сигнала 5

lUt) uft-D0± 0(t)) cosf2 rf0(t-S0-b 0(t)) + /,л +aO,5f((t))2 +lf(t-Ј0-F 00(t)) +Q0}}}

где Ј00(О №0 + + )

- мгновенная неидентичностьвремени задержки одной линии задержки относительно другой

При этом 0 Ј0 является постоянной величиной, обусловленной технологической неидентичностью одной линии задержки относительно другой, а y$e(t) является величиной переменной, обусловленной изменением величины времени задержки одной линии задержки относительно другой за счет температурных, временных и других флюктуации. Первый и второй смесители 6 и 7 осуществляют операцию перемножения сигналов (1), (2) и (3). Составляющие сигнала суммарной частоты подавляются фильтрами 9 и 10 промежуточной частоты. Полагая, что первый и второй фильтры 9 и 10 промежуточной частоты работают в режиме

- девиация частоты, - длительность сигнала,

dq(t) dt

- флюктуация фазы сигнала ,

Сигнал поступает на вторые входы первого и второго смесителей 6 и 7 непосредственно, а на первые входы этих смесителей, задержанный первой и второй линиями задержки, в виде:

UL.(t) U(t-C0)cos f2 ii f0() + 0ofo()2 + tf(t A4где

2,

(2)

номинальная величина задержки сигнала первой и второй линиями задержки.

Допустим, что в начальный момент (Времени управляемые фазовращатели не вносят какого-либо фазового сдви-

га между своим входом и выходом. В результате этого на первый вход пео- вого смесителя 6 поступает сигнал в виде (2), а на первый вход второго смесителя поступает сигнал (1), задержанный второй линией 2 задержки, в виде:

I

резонансных усилителей-ограничителей, то выходные сигналы первого и второго фильтров 9 и 10 промежуточной частоты имеют соответственно

ВИД;

V4«(t) Јолсо42 А+ -,

™ + Л«:1-0,5ГвиЗ+ (4) ) -IfU-fl.)},

Wfc) Jo«e{2 0e +

+ ofiot - 0,5 jr,+ ±fto(t)-rfe-re4e+Јt - (5) - 0,(t) + ,

+ q(t) -Cf(t - (t)J.

Анализируя (4) и (5) видно, что промежуточные частоты первого и второго фильтров 9 и 10 промежуточных частот имеют разную величину, обусловленную величиной TЈ,)(t), и кроме того, величиной информационной составляющей в первом измерительном канале

Cf(t) -(jet-.) E -M4t-aV

Сл

Ј,

)

а во втором измерительном канале соответственно

q(t) -qKt-fle + M0(t))«

) ±/liЈ0 Ј t). . Выходные сигналы (4) и (5) поступают на соответствующие входы фазового детектора 11, на выходе которого обрзуется напряжение, пропорциональное величине

IL, (t) KU|cpef27 ± Ce(t).f0 t т 0,5fcflJ t ±(6)

+ (0,

где AU(t) q(t -00 + №0(t)) -Cf(t -flfl).

Выходное напряжение (6) фазового детектора 11 проходит через первый фильтр 8 нижних частот, и низкочастотная его составляющая, пропорциональная frЈ0(t), поступает на управляющий вход первого элемента 3 задержки, непосредственно, изменяя в нем время задержки, а на вход второго элемента 5 задержки через инвертирующий усилитель 4, имеющий коэффициент передачи по напряжению равный единице, изменяя время задержки с противоположным знаком. В зависимости от фазы управляющего напряжения на выходе первого фильтра 8 нижних частот первый и второй элементы 3 и 5 задержки вносят дополнительные малые задержки в измерительные каналы до тех пор, пока не будет скомпенсирована как технологическая неидентичность оЈ0, так и температур

ная, временная и другие неидентичности йв. Таким образом переменная задержка ot;u(t) в динамическом режиме с достаточной точностью будет поддерживать идентичность времени задержки сигнала в одном и другом измерительных каналах. В этом случае величины промежуточных частот измерительных каналов будут с достаточно высокой точностью равны между собой. При этом и величины информативной составляющей в обоих измерительных каналах будут равны между собой. Выходные напряжения первого и второго фильтров промежуточной частоты 9 и 10 в этом случае можно представить в виде:

0

5

0

5

30

IWO

+ Јл«ь

U cosfz ff -H Л№о

- o.

j v/f ч - -i - w

-JoV+n. t - 0.5ГоАУ+

(7)

35

40

}0л ° X-1

(t) -cf(t -Ј0 );

rfleCf(t) -Cf (t - Ј„ -&Ј)Ј ) исследуемая

флюктуацион- ная составляющая сигнала (1) .

Далее выходные сигналы (7) фильтров 9 и 10 промежуточных частот поступают на два идентичных частотных демодулятора, работа которых будет рассмотрена ниже. Искомая информация в сигнале (7) содержится лишь в изменении частоты (фазы) этого сиг- нала. Результатом демодуляции сигналов (7) обоими демодуляторами будут низкочастотные сигналы, несущие информацию о флюктуации частоты исследуемого сигнала (1) в виде

).(8)

Величины информационных составляющих в обоих измерительных каналах благодаря использованию управляемых фазовращателей как управляемых линий задержки оказываются одинаковыми по величине. По этой причине точность измерения предлагаемым устройством оказывается более высокой.

Выходное напряжение блока 31 усреднения, где усредняется произведение сигналов измерительных каналов при достаточно большом времени Т, будет равно

us |

uVt)dt

(9)

Амплитудные компараторы 14 и 15, предназначенные для формирования на двух своих выходах сигналов с ампли- тудами, равными 1, управляют счетом (суммированием и вычитанием) реверсивных счетчиков 26 и 29 в зависимости от величин амплитуд сравниваемых сигналов, поступающих на их входы. Амплитудные компараторы 14 и 15 представляют собой сравнивающие устройства с гистерезисом, каждый из которых имеет по два входа, два выхода и

трехзначную логику работы:

И,

86IX

ш Pi, при UBX( - Um fltt, (10) О, при Ilex, - UM4e &U,

UB

ых и

|1, при 1ЦХ2- (п)

о, при uBX2- uB)(,ЈЈu

где Ugb|yi и UBblV(| - выходные напряжения амплитудного компаратора, О U. - порог срабатывания компаратора.

Функциональная схема амплитудного компаратора, изображенная на фиг. 2, содержит два интегральных амплитудных компаратора.

Гистерезис обеспечивается за счет собственного порога о U срабатывания каждого из компараторов А и Ag (фиг.2).

Цифроаналоговые преобразователи 20 и 23 представляют собой разрядные интегральные цифроаналоговые преобразователи, а цифроаналоговые преобразователи 27 и 28 представляют со бой К-разрядные интегральные цифро- аналоговые преобразователи.

Блоки 24 и 25 выделения периода предназначены для формирования из выходных сигналов первого и второго цифроаналоговых преобразователей 20 и 23 импульсной последовательности с амплитудой, равной 1, и часто- той повторения, которая соответствует частоте следования положительных полуволн входного сигнала блока выделения периода. Каждый блок 24 и 25 состоит, например, из интегрального амплитудного компаратора, одним из входов которого является вход блока выделения периода, выход компаратора является выходом блока выделения периода, а второй вход амплитудного компаратора имеет нулевой потенциал .

Реверсивные счетчики 26 и 29, каждый из которых имеет один счетньй и два управляющих входа (+ вход суммирования и - вход вычитания) выполняет операцию суммирования и вычитания импульсов, поступающих на его счетный вход в зависимости от сигналов, поданных на его управляющие входы. Разрядность реверсивных счетчиков К выбирается из условия обеспечения необходимой точности измерения.

Рассмотрим подробнее работу цифровых частотных демодуляторов в каждом измерительном канале на примере одного из них.

10

0

Предположим, что с выхода фильтра промежуточной частоты 9 на вход цифрового частотного демодулятора поступает сигнал вида (фиг.За).

Ц (t) U0sin Gd,t. (12)

Сигнал (12) поступает на первый вход первого амплитудного компаратора 14 и на вход первого аналого-цифрового преобразователя 12, который совместно с первым цифроаналоговым преобразователем 20, первым генератором 16 импульсов и n-первых регистров 1 7|,,...,17 сдвига образуют цифровую линию задержки. Аналого-цифровой преобразователь 12 преобразует мгновенное значение сигнала, поступающего на его аналоговый вход, в цифровой п-разрядный код. С выхода каждого разряда аналого- цифрового преобразователя 12 цифровой сигнал поступает на вход соответствующего регистра сдвига. Во всех 5 регистрах 1 7 , 1 7, . .., 1 7h сдвига

под действием п сдвигающих импульсов с выхода генератора 16 цифровые сигналы продвигаются по всем разрядам. В результате чегс па выходе всег регистров 17j, сдвига цифровые сигналы оказываются задержанными относительно выходных цифровых сигналов аналого-цифрового преобразователя 12 на время задержки

5ТзаА т тловт,

где ТП06Т- период повторения выходных импульсов генератора 16 сдвиговых импульсов. Выходные цифровые сигналы регистQ ров 1 7| , 1 IQ, ...,17 п сдвига поступают далее на вход первого цифроаналогово- Го преобразователя 20, который образует на выходе аналоговый сигнал, который оказывается задержанным относ сительно аналогового сигнала на входе первого цифроаналогового преобразователя 12 на время т}ад. Поэтому сигнал (12) на входе первого блока 24 выделения периода принимает соответственно вид (фиг.Зб):

0

0

UHoACt) UesinCO,(t-TMA),. (14)

Блок 24 выделения периода формирует из сигнала (14) импульсную последовательность (фиг.Зв), имеющую вид:

цима(е siS fsin«,-Vl;(l5) которая формируется в моменты t, tg, t3,... перехода сигнала (14) через нулевые состояния. При этом образованная импульсная последовательность (15) оказывается задержанной на время Т относительно времен перехода незадержанного сигнала (12) через нулевые состояния. Далее импульсная последовательность (15) поступает на счетный вход первого реверсивного счетчика 26. Если в момент времени t0 реверсивный счетчик 26 находится в нулевом состоянии, т.е. выходные сигналы всех разрядов равны нулю, то выходное напряжение третьего цифроаналогового преобразователя 27 также равно нулю. Следовательно, и напряжение на втором входе первого амплитудного компаратора 14, прошедшего второй фильтр 21 нижних частот, тоже равно нулю (фиг.Зг и д) С момента времени от tQ до t (фиг.За) напряжение сигнала (12) на первом входе первого амплитудного компаратора 14 изменяется по синусоидальному закону и к моменту времени

to + ТЗаА

достигает величины а0 (точка а(). Напряжение на втором входе амплитудного компаратора 14 в это время остается по-прежнему нулевым по величине. Как только напряжение на первом входе первого амплитудного компаратора 14 достигает значения U, на его первом выходе образуется сигнал 1, поступающий на вход суммирования первого реверсивного счетчика 26,и разрешает суммирование. Сигнал 1 на входе суммирования первого реверсивного счетчика 26 присутствует до тех пор, пока напряжение на первом входе первого амплитудного компаратора 14 превышает напряжение на его втором входе на величину $U - порога срабатывания этого компаратора. В результате этого в момент времени t. передний фронт первого импульса из последовательности (15) (фиг.Зв) изменит состояние реверсивного счетчика на +1. Это приводит к тому, что напряжение на выходе третьего цифроанало- гового преобразователя 27 получит приращение на дискрету AU, что приведет к повышению напряжения на втором входе первого амплитудного компаратора 14.

В последующий промежуток времени от ti до t„ напряжение на втором входе первого амплитудного компаратора 14 остается равным величине AU, а на первом его входе изменяется

0

5

0

5

0

5

0

5

по синусоидальному закону (фиг.За). В соответствии с этим и с учетом логики (10) и (11) работы амплитудного компаратора 14 на его выходе образуются сигналы соответствующих комбинаций логических единиц и нулей, которые поступают на управляющие входы (вход суммирования и вход вычитания) первого реверсивного счетчика 26 и разрешают как суммирование или вычитание счетных импульсов, так и запрещает их. Однако при этом первый реверсивный счетчик 26 не изменит своего состояния, так как на его счетный вход в это время от tj до tg не поступают счетные импульсы из последовательности (15) (фиг.Зв).

В момент времени t на первом входе первого амплитудного компаратора 14 напряжение сигнала (12) достигает величины а0 (фиг.За), а на втором его входе напряжение по-прежнему имеет величину AU. Если при этом величина afl Д11, то на первом выходе амплитудного компаратора формируется сигнал 1, а на его втором выходе сигнал . Это приводит к тому, что передний фронт второго импульса из последовательности (15) (фиг.Зв) изменит состояние реверсивного счетчика 26 на единицу младшего разряда. В результате этого выходное напряжение второго цифроанало- гового преобразователя 27 возрастает еще на одну дискрету и становится равным 2Д11 (фиг.Зг). Одновременно возрастает и напряжение на втором входе первого амплитудного компаратора 14 до величины напряжения 2Д11 (фиг.Зд), прошедшего второй фильтр 21 нижних частот.

R последующие моменты времени tj t,...,t процессы, протекающие в устройстве, аналогичны рассмотренным выше. В указанные моменты времени передние фронты счетных импульсов из последовательности (15) изменяют состояние первого реверсивного счетчика 26 каждый раз на единицу младшего разряда Такой процесс нарастания амплитуды выходного сигнала третьего цифроаналогового преобразователя 27 (фиг.Зг) и одновременного нарастания напряжения на втором входе первого амплитудного компаратора 14 (фиг.Зд) протекает до тех пор, например до tq, пока между амплитудами напряжений на обоих входах первого амплитудного компаратора 14 выполнится уело-

13

вне U&j( - Ugjf e(U. В результате выполнения такого условия, учитывая логику (10) и (11) работы амплитудных компараторов, на обоих выходах первого амплитудного компаратора 14 формируется сигнал О. В этом случае передний фронт девятого импульс из последовательности (15) не изменит состояние первого реверсивного счетчика 26. Такое состояние будет продолжаться до тех пор, пока иву( - - UBj( U. А так как частота входного сигнала 6Э( const и время задержки сигнала const, то это условие может продолжаться сколь угодно долго. Цифровой код числа, записанного в первом реверсивном счетчике 26, характеризует частоту GD сигнала (12) в относительном виде. Если частота сигнала (12) изменится и станет, например, величиной то точки сравнения а, а, а,...,а (фиг.За) располагаются ниже, чем в предыдущем случае. При этом выходное напряжение второго цифроаналогового преобразователя 27 и второго фильтра 21 нижних частот, оказывается меньшим, чем в предыдущем случаеа Цифровой код числа, записанный в первом реверсивном счетчике, теперь характеризует частоту сог.

Для обеспечения линейной зависимости между показаниями кодов чисел на выходе реверсивного счетчика 26 и значениями частот исследуемых сигналов необходимо выполнить условие, при котором точки , ...,ah, расположенные на линейной части синусоиды (фиг.За):

т 1 тэ«А щ- У

(16)

где f - номинальное значение частоты сигналов, поступающих с выходов первого и второго фильтров 9 и 10 промежуточных частот. (

Режим работы цифрового частотного демодулятора, рассмотренный выше, когда частота постоянна, является по сути своей калибровочным режимом, т.е. устанавливается соответствие между заданными значениями частот и показаниями индикатора 32.

Далее рассмотрим режим работы цифрового частотного демодулятора при воздействии на его вход частотно14

15

iмодулированного сигнала с выхода одного из фильтров 9 или 10 проме- жуточных частот, имеющего вид

5 UJ(t) U0sin w0t + lp(t)f.

В этом случае точки Ь,,Ь,, ...,bh на u (t) (фиг.4а), характеризующие величину амплитуды этого сигнала в 0 моменты времени t,t,...,t (моменты перехода задержанного сигнала через нулевые значения), не остаются на одном уровне, как в рассмотренном выше случае (фиг.2а), а изменяются в соответствии с законом из-

25

5

менения частоты исследуемого сигнала. Процессы, протекающие в цифровом частотном демодуляторе, будут аналогичны рассмотренным ранее. I

20Пусть, например, в момент времени

tff первый реверсивный счетчик 26 находится в каком-то ненулевом состоянии, то он перейдет в это ненулевое состояние как и в предыдущем случае, через некоторый промежуток времени, соответственно, на выходах каждого его разряда образована определенная комбинация 1 и О, т.е. записан цифровой код какого-то числа. Этому

30 состоянию реверсивного счетчика 26 соответствует определенное выходное напряжение третьего цифроаналогового преобразователя 27 (фиг.4в). С момента времени tQ + Т5ад до t (фиг.4а)

35 напряжение на первом входе первого амплитудного компаратора 14 увеличивается от нуля и к моменту t достигает значения U (tg) b1t в то время как на его втором входе напря40 жение постоянно по величине и имеет значение U5(t) (фиг.4г). С учетом логики (10) и (11) работы компаратора в момент t j на его первом выходе (выходе суммирования) формируется

5 сигнал 1, а на его втором выходе (выходе вычитания) сигнал О. В результате этого в момент времени tf передний фронт первого импульса из последовательности (15) (фиг.4в)

л изменит состояние первого реверсивного счетчика 26 на +1, что в свою очередь приводит к возрастанию выходного напряжения второго цифроаналогового преобразователя на величину ди.

В последующий момент времени t2 , (фиг.4а) напряжение на первом входе первого амплитудного компаратора 14 имеет величину b%, причем b bt.

15

В результате этого в момент t пеоед10

iний фронт второго импульса из последовательности (15) (фиг.4в) изменит состояние первого реверсивного счет чика 26 на -1, что в свою очередь приведет к уменьшению выходного напряжения второго цифроаналогового преобразователя 27 на одну дискрету AU. Далее в момент t процессы протекают аналогично, т.е. происходит автоматическое слежение за величиной амплитуды U(t) сигнала (фиг.4а) в точках Ь«,Ь4,...,bn. Изменение мгновенного значения кода числа, записан- ,,. ного в первом реверсивном счетчике 26, оказывается пропорциональным изменению мгновенного значения частоты сигнала, поступающего на вход первого аналого-цифрового преобразователя.

Рассмотренные соотношения верны для ЛЧМ сигнала, не изменяющего знак производной при изменении частоты. В реальных ЛЧМ сигналах изменение частоты происходит по пилообразному закону, имеются нарастающие и ниспадающие по частоте участки„ Для каждого из них также верны приведенные выше соотношения. Во время переходных процессов, когда изменяется знак производной изменения частоты, промежуточная частота спадает до нуля и появляется ее прежнее значение, если крутизны нарастающего и ниспадающего участков равны (фиг.5). Только в этом

дены два элемента задержки, третий фильтр нижних частот, инвертирующий усилитель, фазовый детектор, два аналого-цифровых преобразователя, два амплитудных компаратора п первых и п вторых регистров сдвига, четыре цифроаналоговых преобразовате20

25

30

ля, два блока выделения периода, два реверсивных счетчика, два генератора импульсов, блок перемножения кодов, при этом первый вход фазового детектора соединен с выходом первого фильтра промежуточной частоты, входом первого аналого-цифрового преобразователя и первым входом первого амплитудного компаратора, второй вход фазового детектора соединен с выходом второго фильтра промежуточной частоты, входом второго аналого- цифрового преобразователя и первым входом второго амплитудного компаратора, выход фазового детектора через первый фильтр нижних частот соединен с управляющим входом первого элемента задержки и с входом инвертирующего усилителя, выход которого соединен с управляющим входом второго элемента задержки, вход которого соединен с выходом второй линии задержки, выход первого элемента задержки соединен с первым входом первого смесителя, второй вход которого соединен с входом устройства и вторым входом второго смесителя, первый вход котослучае обеспечивается измерение флюк- 35 рого соединен с выходом второго эле- туаций частоты ЛЧМ сигнала. Для других видов ЛЧМ измерения возможны при времени усреднения меньшем, чем полупериод линейной частотной модуляции.

40

мента задержки, вход первого элемента задержки соединен с выходом первой линии задержки, п выходов первого аналого-цифрового преобразователя соединены с входами первых п одноименных регистров сдвига, входы сдвига которых соединены с выходом первого генератора импульсов, выходы первых п регистров сдвига соединены

Формула изобретения

Устройство для измерения флюктуа- ционной составляющей частоты сигналов

мента задержки, вход первого элемента задержки соединен с выходом первой линии задержки, п выходов первого аналого-цифрового преобразователя соединены с входами первых п одноименных регистров сдвига, входы сдвига которых соединены с выходом первого генератора импульсов, выходы первых п регистров сдвига соединены

с линейно-частотной модуляцией, содер-45 с одноименными входами первого цифрожащее две линии задержки, входы которых соединены с входом устройства, два смесителя, два фильтра промежуточной частоты, два фильтра нижних частот, блок усреднения и индикатор, входная шина которого соединена с выходной шиной блока усреднения, выход первого смесителя соединен с входом первого фильтра промежуточной частоты, выход второго смесителя соединен с входом второго фильтра промежуточной частоты, о т л и ч а, ю - щ е е с я тем, что, с целью повышения точности измерения, в него вве,,.

145616

дены два элемента задержки, третий фильтр нижних частот, инвертирующий усилитель, фазовый детектор, два аналого-цифровых преобразователя, два амплитудных компаратора п первых и п вторых регистров сдвига, четыре цифроаналоговых преобразовате

,.

0

5

0

ля, два блока выделения периода, два реверсивных счетчика, два генератора импульсов, блок перемножения кодов, при этом первый вход фазового детектора соединен с выходом первого фильтра промежуточной частоты, входом первого аналого-цифрового преобразователя и первым входом первого амплитудного компаратора, второй вход фазового детектора соединен с выходом второго фильтра промежуточной частоты, входом второго аналого- цифрового преобразователя и первым входом второго амплитудного компаратора, выход фазового детектора через первый фильтр нижних частот соединен с управляющим входом первого элемента задержки и с входом инвертирующего усилителя, выход которого соединен с управляющим входом второго элемента задержки, вход которого соединен с выходом второй линии задержки, выход первого элемента задержки соединен с первым входом первого смесителя, второй вход которого соединен с входом устройства и вторым входом второго смесителя, первый вход которого соединен с выходом второго эле-

мента задержки, вход первого элемента задержки соединен с выходом первой линии задержки, п выходов первого аналого-цифрового преобразователя соединены с входами первых п одноименных регистров сдвига, входы сдвига которых соединены с выходом первого генератора импульсов, выходы первых п регистров сдвига соединены

аналогового преобразователя, выход которого через первый блок выделения периода соединен с входом первого реверсивного счетчика, вход суммирования которого соединен с первым

выходом первого амплитудного компаратора, вход вычитания первого реверсивного счетчика соединен с вторым выходом первого амплитудного компаратора, второй вход которого через второй фильтр нижних частот соединен с выходом третьего цифроаналогового преобразователя, п выходов второго аналого-цифрового преобразователя

соединены с входами вторых п одноименных регистров сдвига, входы сдвига которых соединены с выходом второго генератора импульсов, выходы вторых п регистров сдвига соединены с одноименными входами второго цифро- аналогового преобразователя, выход которого через второй блок выделе- |ния периода соединен с входом второго реверсивного счетчика, вход суммирования которого соединен с первым выходом второго амплитудного компаратора, вход вычитания второго реверсивного счетчика соединен с вторым выходом второго амплитудного компаратора, второй вход которого через

О

5

третий фильтр нижних частот соединен с выходом четвертого цифроаналогово- го преобразователя, первая входная шина блока перемножения кодов соединена с входной шиной третьего цифро- аналогового преобразователя и выходной шиной первого реверсивного счетчика, вторая входная шина блока перемножения кодов соединена с входной шиной четвертого цифроаналогового преобразователя и выходной шиной второго реверсивного счетчика, а выходная шина блока перемножения кодов соединена с входной шиной блока усреднения.

BK.I О-

8) Ь U

1 t2 t} fy tg tg t7 ts tg tio tff tn tft tfJf tis tf$ t

г)

Us

д)

AI

-оЗш.1

Аг + о Вых. Л

Фиг. 2.

$.

Фиг. 3

-

ft

19

(S

(a

9WE91

td ttf

Фиг. 5