Устройство для сложения и вычитания чисел по модулю Советский патент 1991 года по МПК G06F7/72 

ю ц /j

ния состоит в реализации модульной операции и унитарном коде с последующим преобразованием результата операции в двоичный код. 1 ил.

Изобретение отмстится к автоматике и вычислительной технике и можег быть использовано в вычисли1 тельных машинах и устройствах,функционирующих в системе остаточных классов. Цель изобретения - повышение быстродействия - достигается за счет уменьшения количества сдвигов содержимого кольцевого регистра сдвига при реализации модульной операции путем введения в устройство, содержащее первый суммируются счетчик 3, схему 4 сравнения, блок элементов ИЛИ 6, вычитатель 9 по модулю, блоки элементов И 11, 12 и 22, элемент 17 запрета, первый и второй элементы И 20 и 21, кольцевой регистр 23 сдвига и шифратор 24, второго cywmpywi iero счетчика 5, третьего и четвертого элементов И 18 и 19. Сущность изобретес Ј (Л аъ со со со со со «-0/

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов.

Цель изобретения - повышение быстродействия .

На чертеже представлена схема уст- ройства для сложения и вычитания чисел по модулю.

Устройство содержит второй информационный вход 1 устройства, первый входной регистр 2, первый суммирую- ший счетчик 3, схему 4 сравнения,второй суммирующей счетчик 5, блок 6 элементов ИЛИ, первый информационный вход 7 устройства, второй входной регистр 8, вычитатель 9 по модулю, вход 10 задания модуля устройства, первый 11 и второй 12 блоки элементов И, вход 13 задания сложения устройства, вход 14 задания вычитания устройства, вход 15 запуска устройст- ва, генератор 16 импульсов, элемент 17 запрета, третий 18, четвертый 19, первый 20 и второй 21 элементы И, третий блок 22 элементов И, кольцевой регистр 23 сдвига, шифратор 24, выход- ной регистр 25 и выход 26 устройства

Информационный вход 1 устройства подключен к входу первого входного регистра 2, выход которого подключен к входу установки числа первого сум- мирующего счетчика 3, выход которого подключен к первому входу схемы 4 сравнения, к второму входу которой подключен выход второго суммирующего счетчика 5, к .входу установки числа которого подключен выход блока 6i элементов ИЛИ, информационный вход 7 устройства подключен к входу второго входного регистра 8 и к входу вычитаемого вычитателя 9, вход умень- шаемого которого соединен с входом 10 задания модуля устройства, выходы вычитателя 9 по модулю и входного регистра 8 соединены соответственно с первым входом блоков 11 и 12 элементов И, выходы которых соединены с со ответствующими входами блока 6 элементов ИЛИ, входы 13 и 14 задания сложения и вычитания устройства сое

Q с Q

5

динены с вторыми входами блоков 11 и 12 элементов И, вход 15 запуска устройства подключен к управляющему входу генератора 16 импульсов, ньгход которого подключен к информационному входу элемента 17 запрета, выход которого подключен к первым входам элементов И 18-21, выход Меньше схемы 4 сравнения подключен к вторым входам элементов И 19 и 21, выход Больше схемы 4 сравнения подключен к вторым входам элементов И 18 и 20, выходы элементов И 18 и 19 подключены к счетным входам соответственно суммирующих счетчиков 3 и 5, выход Равно схемы 4 сравнения подключен к второму входу блока 22 элементов И и к управляющему входу элемента 17 запрета, выходы элементов И 20 и 21 подключены соответственно к входу сдвига вправо кольцевого регистра 23 сдвига и к входу сдвига влево кольцевого регистра 23 сдвига, выходы разрядов которого подключены к входам разрядов первого входа блока 22 элементов И, выход которого подключен к входу шифратора 24, выход которого подключен к входу выходного 25 регистра, выход которого является выходом 26 устройства.

Сущность изобретения состоит в том, что быстродействие, повышается за счет уменьшения количества сдвигов для получения результата арифметической операции. Кольцевой регистр сдвига состоит из п двоичных разрядов (т - модуль), соответствующих результатам операций модульного сложения и вычитания. Модульная операция производится в унитарном коде, а затем шифратором реализуется преобразование в двоичный код результата операции. I

Работу устройства удобно рассмотреть в двух режимах: в режиме проведения операции модульного вычитания (A-B)modm (А и В) - операнды и в режиме проведения операции модульного сложения (A+B)modm. Исходное состо- тояние устройства: в младшем (нулевом) разряде регистра 23 записана

единица, все остальные его разряды обнулены. Элемент 17 запрета закрыт.

Рассмотрим сначала работу устройства в первом режиме (присутствует сигнал на входе 14) при А большем В. Первый А и второй В операнды заносятся в соответствующее первый 2 и второй 8 входные регистры. Содержание регистра 2 поступает во второй суммирующий счетчик 5 через открытый блок 12 элементов И и блок 6 элементов ИЛИ. В первом 3 и втором 5 суммирующих счетчиках установлены значения соответственно первого А и второго В операндов. Так как А больше В, то сигнал с выхода Больше схемы 4 сравнения открывает элементы И 18 и 20. Импульсы с выхода генератора 16 импульсов через открытый элемент 17 запрета поступают одновременно через элемент И 18 на счетный вход второго суммирующего счетчика 5 и через элемент И 20 на вход сдвига вправо содержимого регистра 23 Единица из нулевого разряда регистра 23 сдвигается в (А-В)-п разряд, на вход второго суммирующего счетчика 5 поступает также (А-В) импульсов, после чего его содержимое становится равно А, Сигнал с выхода Равно схемы 4 сравнения закрывает элемент 17 запрета и также поступает на второй вход блока 22 элементов И. Результат операции в унитарном коде, полученный на разрядах регистра 23, поступает на вход шифратора 24, с выхода которого в двоичном коде поступает в выходной регистр 25.

Если В больше А, то в этом случае сигнал с выхода Меньше схемы 4 сравнения открывает элементы И 19 и 21, производится сдвиг влево единицы из нулевого разряда регистра 23 на (В-А) разрядов, и импульсы с генератора 16 импульсов поступают в первый суммируюшлй счетчик 3. Далее работа устройства происходит аналогично описанному.

Рассмотрим работу устройства во втором режиме (присутствует си нал на входе 13). Здесь используется следующее сравнение: (A+B)modn ЈA - - (п-в) modm, т.е. вместо операции модульного сложения производят операцию модульного вычитания первого операнда А с вторым операндом (гп-В).С выхода вычитателя 9 по модулю второй операнд (п-В) через открытый блок 11

399б

элементов И, блок 6 элементов ИЛИ поступает во второй суммируюп(ий счетчик 5. Дальнейшая работа устройства аналогична работе в первом режиме для первого операнда А и второго (ш-В).

0

5

0

5

0

5

0

5

0

5

Формула изобретения

Устройство для сложения и вычитания чисел по модулю, содержащее первый суммирукнций счетчик, схему сравнения, блок элементов ИЛИ, вычита- тель по модулю, с первого по третий блоки элементов И, элемент запрета, первый и второй элементы И, кольцевой регистр сдвига и гчиЛратор, причем первый информационный вход устройства соединен с входом вычитаемого вычитателя по модулю и с первым входом второго блока элементов И, вход заца ния модуля устройства соединен с входом уменьшаемого вычитателя по модулю, выход которого соединен с первым входом первого блока элементов И, выход которого и выход второго блока элементов И соединены соответственно г входами блока элементов ИЛИ, выход первого суммирующего счетчика соединен с первым входом схемы сравнения, выход Равно которой соединен с управляющим входом элемента запрета, информационный вход которого соединен с входом запуска устройства, выход первого элемента И соединен с входом задания сдвига вправо кольцевого регистра сдвига, выход второго элемента И соединен с входом задания сдвига влево кольцевого регистра сдвига, выходы разрядов которого соединены с входами соответствующих разрядов первого рхо- да третьего блока элементов И, второй вход которого соединен с выходом Равно схемы сравнения, о т л и ч а- ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит второй суммирующий счетчик, третий и четвертый элементы И, причем второй информационный вход устройства соединен с информационным входом первого суммирующего счетчика, счетный вход которого соединен с выходом устройства элемента И, первый вход которого соединен с первыми входами элементов И с первого по третий и с выходом запрета, выход блока элементов ИЛИ соединен с информационным входом

716333998

второго суммирующего счетчика, счет-вторыми входами четвертого и второго

ный вход и выход которого соединеныэлементов И, выход третьего блока

соответственно с выходом третьегоэлементов И соединен с входом гаифраэлемента И и с вторым входом схемытора, выход которого является выхосравнения, выход Больше схемы срав-дом устройства, входы задания сложенения соединен с вторыми входаминия и вычитания которого соединены

третьего и первого элементов И, выходсоответственно с вторыми входами

Меньше схемы сравнения соединен спервого и второго блоков элементов И.