Арифметическое устройство по модулю Советский патент 1991 года по МПК G06F7/72 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функциошрую- ших в системе остаточных классов.

Целью изобретения является расширение области применения за счет выполнения операций умножения и деления .

На чертеже представлена схема арифметического устройства по модулю.

Устройство содержит первьй информационный вход 1 устройства, первый входной регистр 2, первьй элемент

ИЛИ-ИЕ 3, первый преобразователь 4 модуляторного кода в код индекса, первый суммирующий счетчик 5, схему 6 сравнения, второй суммируюний счетчик 7, второй информационный вход 8 устройства, второй входной регистр Q,второй элемент ИЛИ-ИЕ 10, второй преобразователь 11 модулярного кода в код индекса, первый блок элементов И 12, вычитатель 13 по модулю, вхол 14 модуля устройства, второй блок элементов И 15, вход 16 задания деления устройства, вход 17 задания умножения устройства, Плок элементов ИЛИ

О5

со оо

18, в,ход 19 запуска устройства, генератор 20 импульсов, элемент 21 запрета, четвертый 22, пятый 23, первый 24, второй 25, третий 26, шестой 27 и седьмой 28 элементы И, первый 29 и второй 30 элементы ИЛИ, выходной регистр 31 , информационный выход 32 устройства, выход 33 Ошибка устройства, третий блок элементов И 34, пре- образователь 35 унитарного кода индекса в модулярный код, КРС 36, причем информационный вход 1 устройства подключен к входу первого входного регистра 2, выходы разрядов которого подключены к входам первого элемента ИЛИ-НЕ 3 и к входам разряда первого преобразователя 4 модулярного кода в код индекса, выход которого подключен к входу установки числа первого сум- пирующего счетчика 5, выход которого подключен к первому входу схемы 6 сравнения, к второму входу которой подключен выход второго суммирующего счетчика 7, информационный вход 8

устройства подключен к входу второго входного регистра 9, выходы разрядов которого подключены к входам второго элемента ИЛИ-НЕ 10, и к входам разрядов второго преобразователя 11 модулярного кода в код индекса, выход которого подключен к первому входу блока элементов И 12 и к входу вычи- татепя 13 по модулю, к второму входу которого подключен вход 14 модуля, а выход которого подключен к первому входу блока элементов И 15, входы 16 и 17 задания деления и умножения устройства подключены к вторым входам соответственно блока элементов И 12 и 15, выходы которых подключены к соответствующим входам блока элементов ИЛИ 18, выход: которого подключен к входу установки числа второго суммирующего счетчика 7, вход 19 запуска устройства подключен к управляющему входу генератора 20 импульсов, выход которого подключен к информационному входу элемента 21 запрета, выход кото

рого подключен к первым входам элементов И 22-25, вход 16 задания деления устройства подключен к вторым входам элементов И 26 и 27,вход 17 задания умножения устройства соединен с первым входом элемента И 28, к второму входу которого подключен выход элемента ИЛИ 29, а выход которого подключен к первому входу элемента ИЛИ 30, выход которого подключен к входу

Q

5

0

установки в нуль выходного регистра 31, выход которого является выходом 32 устройства, выход элемента ИЛИ-НЕ 3 подключен к второму входу элемента ИЛИ 29 и первому входу элемента И 26, выход которого подключен к второму входу элемента ИЛИ 30, выход элемента ИЛИ-НЕ 10 подключен к первому входу элемента ИЛИ 29 и первому входу элемента И 27, выход которого является выходом 33 Ошибка устройства, выход Равно схемы 6 сравнения подключен к управляющему входу элемента 21 запрета и второму входу блока элементов И 34, выход которого соединен с входом преобразователя 35 унитарного кода индекса в модулярный код, выход которого соединен с информационным входом, выходного регистра 31, выход Меныче схемы 6 сравнения подключен к второму входу элемента И 25 и второму входу элемента И 23, выход которого подключен к счетному входу первого суммирующего счетчика 5, выход больше схемы сравнения подключен к второму входу элемента И 24 и втopo fy входу элемента И 22, выход которого подключен к счетному входу второго суммирующего счетчика 7, выходы элементов И 24 и 25 подключены соответственно к входу сдвига вправо кольцевого регистра 36 сдвига (КРС), выходы разрядов которого подключены к входам соответствующих разрядов первого входа блока элементов И 34.

Устройство работает следующим образом.

Согласно теории индексов

iB

nod (m - 1);

А

(1д - iB) nod (n - 1),

где i

m - А-Ь

Alb

модуль;

индекс произведения чисел А и В;

индекс частного от деления числа А на число В; i ,,i - соответственно индексы чисел А и В.

Из приведенной формулы вытекает возможность замены умножения чисел сложением их индексов по модулю (п - - 1), а деления чисел - вычитанием их индексов по модулю (ri-1). Для перехода от индекса к фактическоуту числу используются антииндексы М(1Д).

Преобразователи 4 и 1 1 предназначены для преобразования одного двоичного числа в другое и реализуются как и преобразователь 35, на базе элементов И и ИЛИ, например, для модуля m 7:

ного регистра 9 поступает на входы преобразователя 11, на выходе которого получают индекс числа B(i). Далее используют следующее сравнение:

(д +

V & А - (; - ч-З

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - расширение области применения за счет выполнения операций умножения и деления. Арифметическое устройство по модулю содержит первый и второй элементы ИЛП-ИК 3 и 10, первый и второй преобразователи 4 и 11 модулярного кода в код индекса, первый и второй сумтшрукччне счетчики 5 и 7, схему 6 сравнения, с первого по третий блоки элементов И 12, 15 и 34, вычитэтель 13 по модулю, блок элементов ИЛИ 18, элемент 21 запрета, с первого по седьмой элементы И 24 - 26, 22, 23, 27,. 28. первый и второй элементы ИЛИ 29 и 30, выходной регистр 31, преобразователь 35 унитарного кода ивдекса в модулярный код и кольцевой регистр 36 сдвига с соответствующими связями. Сущность изобретения состоит в том, что операция модульного умножения (деления) заменяется операцией модульного сложения (вычитания) путем замены операндов их индексами с последующим преобразованием индекса результата модульной операции в результат нахождением антииндекса результата. 1 ил. 1C (Л

А(В)

,ue)

1 о

1

15

Вычитатель 13 работает по модулю (п-1).

Устройство работает по следующему алгоритму:

1)с помощью преобразователей 4 и

11 вычисляются индексы i, ig соответственно первого А и второго В операндов;20

2)производится сложение (вычитание) индексов ift и iB;

3)индекс результата преобразуется с помощью преобразователя в результате модульной операции умножения 25 Импульсы с выхода генератора 20

где т; п-1, т.е. вместо операции модульного сложения производят операцию модульного вычитания 1л и числа (т - ie).С выхода преобразовател 4 индекс Јд поступает на вход установки числа первого суммирующего счетчика 5, а с выхода преобразователя 11 индекс iB поступает на вход вычитателя 13 по модулю, с выхода ко торого через открытый блок элементов И 15 число (га - т6) через блок элементов ИЛИ 18 поступает на вход установки числа второго суммирующего счетчика 7. Если iA (m( - iR), то сигнал с выхода Нольпе схемы 6 сравнения открывает элементы И 22 и

(деления), т.е. производится нахождение антииндекса результата модульной операции.

Работу устройства рассматривают в двух режимах:

1)режим проведения операции модульного умножения АхВ (modri) (Л и В - операнды);

2)режим проведения операции модульного деления А/В (norlri) .

В исходном состоянии устройства в нулевом разряде КРС 36 записана 1, все остальные разряды О.

В первом режиме (присутствует сигнал на входе 17 задания умножения устройства) первый операнд - А, второй операнд В. При А, равном нулю, на выходе первого элемента ИЛИ-НЕ 3 устанавливается сигнал, при В,равном нулю, на выходе второго элемента ИЛИ-НЕ дс .(ния в унитарном коде, полученный

10 также присутствует сигнал. Эти сигналы при соответствующих операндах поступают на элемент ИЛИ 29, с выхода которого на второй вход элемента И 28 и на первый его вход по- 50 ступает сигнал с входа 17 устройства. С выхода элемента И 28 сигнал через элемент ИЛИ 30 поступает на вход установки в О выходного регистра 31. При невыполнении этих условий содержимое первого входного регистра 2 поступает на входы преобразователя 4, на выходе которого получают индекс числа А(1д); содержимое второго вход- ICm

55

на разрядах КРС 36, поступает на вх ды преобразователя 35, который преобразует индекс результата в резуль тат умножения операндов А и В. С ег выхода результат модульной операции умножений поступает в выходной регистр 31 .

Если i д (п - ie), то в этом случае сигнал с выхода Меньше схе мы 6 сравнения открывает элементы И 23 и 25. Производится сдвиг влево единицы нулевого разряда КРС 36 на

- i

) - 1дЗ разрядов и импуль

Импульсы с выхода генератора 20

где т; п-1, т.е. вместо операции модульного сложения производят операцию модульного вычитания 1л и числа (т - ie).С выхода преобразователя 4 индекс Јд поступает на вход установки числа первого суммирующего счетчика 5, а с выхода преобразователя 11 индекс iB поступает на вход вычитателя 13 по модулю, с выхода которого через открытый блок элементов И 15 число (га - т6) через блок элементов ИЛИ 18 поступает на вход установки числа второго суммирующего счетчика 7. Если iA (m( - iR), то сигнал с выхода Нольпе схемы 6 сравнения открывает элементы И 22 и

импульсов через открытый элемент 21 запрета поступает одновременно через открытый элемент II 22 на вход второго суммирующего счетчика 7, а через открытый элемент И 24 - на вход сдвига вправо содержимого КРС 36. Единица из нулевого разряда КРС 36 сдвигается в i д - (п; - разряд, на вход суммирующего счетчика 7 поступает 1Д - (п - ie) импульсов, после чего его содержимое

0

становится равно 1Д

Сигнал с выхода

Равно схемы 6 сравнения закрывает элемент 21 запрета, прекращая поступление импульсов на вход второго суммирующего счетчика 7 и вход сдвига содержимого КРС 36, а такке поступает на второй вход блока элементов И 34. Индекс результата операции умно.(ния в унитарном коде, полученный

ICm

на разрядах КРС 36, поступает на входы преобразователя 35, который преобразует индекс результата в результат умножения операндов А и В. С его выхода результат модульной операции умножений поступает в выходной регистр 31 .

Если i д (п - ie), то в этом случае сигнал с выхода Меньше схемы 6 сравнения открывает элементы И 23 и 25. Производится сдвиг влево единицы нулевого разряда КРС 36 на

- i

) - 1дЗ разрядов и импульсы с генератора 20 импульсов поступают в первый суммирующий счетчик 5. Далее работа устройства происходит аналогично описанной.

Во втором режиме (присутствует сигнал на входе 16 задания деления устройства), если Л 0, сигнал с хода первого элемента ИЛИ-НЕ 3 поступает на первый вход элемента И 26, на второй вход которого поступает сигнал с входа 16 устройства. С выхода элемента II 26 сигнал через элемент ИЛИ 30 поступает на вход установки в нуль выходного регистра 31. Если В 0, сигнал с чыхода второго элемента ИЛИ-НЁ 10 поступает на первый вход элемента И 27, я этом случае образуется сигнал Прлшка. При невыполнении тих условий работа уст- ройства отличается от первого режима только тем, что по второй суммирующий счетчик 7 заносится через открытый блок элементов И 12 число i& и предыдущее описание с числами jft и (тч ; - ib) повторяется с числами соответственно 1д И &.

Формула и я о б р е т о и и я

Арифметическое устройство по модулю, содержащее первый и второй элементы ИЛИ-НЕ, первый суммирующий счетчик, схему сравнения, с первого по третий блоки элементов И, вычитатель по модулю, блок элементов ШШ, элемент запрета, с первого по третий элементы И, первый и второй элементы ИЛИ, выходной регистр и кольцевой регистр сдвига, причем входы разрядов первого информационного входа устройства соединены с соответствующими входами первого элемента 1ШН-ПЕ, выход которого соединен с первым входом третьего элемента И, выход первого суммирующего счетчика соединен с первым входом схемы сравнения, выход Равно которой соединен с управляющим входом элемента запрета, информационный вход которого соединен с входом запуска устройства, выход второго элемента ИЛИ-НЕ соединен с первым входом первого элемента ИЛИ, вход модуля устройства соединен с входом уменьшаемого вычитателя по

модулю, выход которого соединен с первым входом второго блока элементов И, выходы первого и второго блоков элементов И соединены с соответству5 Q 5

0

Q .

5

0

5

кицими входами блока элементов ИПИ, выходы первого и второго элементов И соединены соответственно с входами задания сдвига вправо и влево кольцевого регистра сдвига, выходы разрядов которого соединены с входами соотпетствукицих разрядов первого входа третьего блока элементов И,второй вход которого соединен с выходом Равно схемы сравнения, выход выходного регистра является информационным выходом устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения области применения за счет выполнения операций умножения и деления, оно содержит первый и второй преобразователи модулярного кода в код индекса, второй суммирукнчий счетчик, с четвертого по годъмой -щемен- ты И и преобразователь унитарного кода индекса в модулярный код, причем входы разрядов первого информационного входа устройства соединены с входами соответствующих разрядов входа первого преобразователя модулярного кода в код индекса, выход которого соединен с информационным входом первого суммирующего счетчика, гчстнпЛ вход которого соединен г выходом пятого элемента И, первый вход которого соединен с первыми входами первого, второго и четвертого элементов И и с выходом элемента запрета, входи разрядов второго информационного входа устройства соединены с соответствующими входами второго элемента НЛИ-НЕ и с входами соответствующих разрядов второго преобразователя модулярного кода в код индекса, выход которого соединен с первым входом первого блока элементов И и с входом вычитаемого вычитателя по модулю,выход блока элементов ПЛИ соединен с информационным входом второго суммирующего счетчика, выход которого соединен с вторым входом схемы сравнения, выход Больше которой соединен с вторыми входами первого и четвертого элементов И, выход четвертого элемента И соединен со счетным входом второго суммирующего счетчика, выход Меньше схемы сравнения соединен с вторыми входами второго и пятого элементов И, выход третьего блока элементов И соединен с входом преобразователя унитарного кода индекса в модулярный код, выход которого соединен с информационным входом выходного регистра, вход установки в О которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами седьмого и третьего элементов И, выход второго элемента ИЛИ-НЕ соединен с первым входом шестого элемента И, выход которого является выходом Ошибка устройства, вход зада- ния деления устройства соединен с

вторыми входами шестого элемента И, первого блока элементов И и третьего элемента И, вход задания умножения устройства соединен с вторым входом второго блока элементов И и с первым входом седьмого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ.