Шифратор позиционного кода Советский патент 1991 года по МПК H03M7/00 

1

(21)4752779/24 (22)23.1089 (46)30.1091. Бюл. №40

(71)Научно-исследовательский институт бытовой радиоэлектронной аппаратуры

(72)В.И.Плиш, Я.В Кожаный и В Б.Кузьмин (53)681.325(0888)

(56)Авторское свидетельство СССР ISfe 1608800, кл Н 03 М 7/00, 1989.

(54) ШИФРАТОР ПОЗИЦИОННОГО КОДА

(57)Изобретение относится к вычислительной технике и может быть использовано в устройствах кодирования информации и телеметрических системах Цель изобретения - повышение быстродействия шифратора. Шифратор позиционного кода содержит блок 1 ввода информации, генератор 2 тактовых импульсов, первый 3 и второй 4 элементы И, первый 5 и второй б счетчики, дешифратор 7, первый элемент РАВНОЗНАЧНОСТЬ 8, мультиплексор 9, первый элемент 10 сравнения, первый 11 и второй 12 триггеры, стробирующий выход 13 шифратора, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второй элемент 15 сравнения, третий триггер 16, второй элемент РАВНОЗНАЧНОСТЬ 17, информационные выходы 18 шифратора 1 ил.

сл

с

о

00 00

4 Ј

;

Изобретение; относится к. вычислительной технике и может быть использовано в устройствах кодирования информации и телеметрических системах.

Цель изобретения - повышение быстродействия шифратора.

На чертеже изображена структурная схема шифратора позиционного кода.

Шифратор позиционного кода содержит блок 1 ввода информации, генератор 2 тактовых импульсов, первый 3 и второй 4 элементы И, первый 5 и второй 6 счетчики, дешифратор 7, первый элемент РАВНОЗНАЧНОСТЬ 8, мультиплексор 9, первый элемент 10 сравнения, первый 11 и второй, 12 триггеры, стробирующий выход 13 шифратора, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второй элемент 15 сравнения, третий триггер 16, второй элемент РАВНОЗНАЧНОСТЬ 17, информационные выходы 18 шифратора.

Шифратор позиционного кода работает следующим образом.

В исходном состоянии отсутствуют сигналы на информационных входах мультиплексора 9 и входах первого элемента РАВНОЗНАЧНОСТЬ 8, Уровень сигнала с выхода мультиплексора 9 обеспечивает отсутствие блокировки первого 3 и второго 4 элементов И по их вторым входам. Уровень сигнала с первого элемента РАВНОЗНАЧНОСТЬ 8 блокирует по управляющим входам первый 10 и второй 15 элементы сравнения и удерживает первый 11, второй

12и третий 16 тригерры и первый 5 и второй 6 счетчики в нулевом состоянии. Уровень Лог.О с выхода второго элемента РАВНОЗНАЧНОСТЬ 17 блокирует по третьему входу первый элемент И 3, Лог.1й инверсных выходов первого 11 и третьего 16 триггеров поддерживают открытое состояние второго элемента И 4, через который тактовые импульсы с выхода генератора 2 поступают на суммирующий счетный вход второго счетчика 6. На прямом выходе второго триггера 12, а следовательно,на стробирующем выходе

13шифратора присутствует сигнал, запрещающий считывание кодовой комбинации с информационных выходов 18 ширфатора.

При появлении сигнала на одном из выходов блока 1 ввода информации на выходе элемента РАВНОЗНАЧНОСТЬ 8 формируется сигнал, снимающий все ранее налагаемые блокировки, второй счетчик 6 начинает подсчет тактовых импульсов и на его выходах появляется последовательность возвра- стающих кодов, которые, дешифрируясь на дешифраторе 7 в унитарный код, поступают на первые входы первого 10 и второго 15 элементов сравнения, на вторых входах которых присутствует позиционный код активного выхода блока 1 ввода информации.

В момент времени, когда на выходах второго счетчика 6 сформируется код, превышающий код активного выхода блока 1 ввода информации (грубый поиск), на выходе БОЛЬШЕ-РАВНО первого 10 или второго 15 элементов сравнения (в зависимости от появления сигнала соответ0 ственно в первой или во второй половине выходоь блока 1 ввода информации) формируется фронт импульса, который устанавливает соответственно первый 11 или третий 16 триггер в единичное состояние. Лог.О

5 инверсного выхода первого 11 или третьего 16 т: нгера запрещает прохождение тактовых -мпульсов через второй элемент И 4, а Лог.1 прямого выхода через второй элемент РАВНОЗНАЧНОСТЬ 17 открывает

0 первый элемент И 3 для прохождения тактовых импульсов на вычитающий вход первого счетчика 5. Вычитание из общего содержимого двух счетчиков 5 и 6 (точный поиск) происходит до тех пор, пока на их совмест5 ных выходах не сформируется код, соответ- ствующий выходу блока 1 ввода информации, на которых присутствует сигнал для шифрации. После этого на выходе мультиплексора 9 формируется Лог.О, бло0 кирующий первый 3 и второй 4 элементы И, фиксируя тем самым найденный код на счетчиках 5 и 6, с выходов которых он поступает через группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в прямом, если сработал первый

5 элемент 10 сравнения, или в инверсном,если сработал второй элемент 15 сравнения, виде на информационные выходы 18 шифратора. Перепадом напряжения при формировании Лог.О на выходе мультиплексора

0 9 второй триггер 12 устанавливается в единичное состояние, при котором Лог.1 его прямого выхода, поступая на стробирующий выход 13 шифратора, разрешает считывание кодовой комбинации с

5 информационных выходов 18.

Если на выходах второго счетчика 6 совместно с нулевыми значениями выходов первого счетчика 5 в результате грубого поиска сформируется сразу код. равный коду

0 активного выхода блока 1 ввода информации, то работа шифратора будет выполняться по упрощенному алгоритму, т.е. без потактового вычитания единиц из кода превышения (без точного поиска).

5

Формула изобретения Шифратор позиц:1-иного кода, содержащий блок вволл информации, выходы которого соединены с соответствующими входами первого элемента РАВНОЗНАЧНОСТЬ, информационными входами мультиплексора и первыми входами первого эле- мента сравнения, генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно первого и второго счетчиков, выходы которых соединены с соответствующими входами дешифратора, выходы дешифратора соединены с вторыми входами первого элемента сравнения, выход которого соединен с первым входом первого триггера, выход мультиплексора соединен с первым входом второго триггера и вторыми входами первого и второго элемен- тов И, выход элемента РАВНОЗНАЧНОСТЬ соединен с вторыми входами первого и второго счетчиков, третьим входом первого элемента сравнения, вторым входом первого триггера и вторым и третьим входами второго триггера, выход которого является стробирующим выходом шифратора, первый выход первого триггера соединен с третьим входом второго элемента И, выход переполнения первого счетчика соединен с третьим входом второго счетчика, отличающийся тем, что, с целью повышения быстродействия шифратора, в него введены

группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй элемент сравнения, третий триггер и второй элемент РАВНОЗНАЧНОСТЬ, выход которого соединен с третьим входом первого элемента И, первые входы второго элемента сравнения соединены с соответствующими выходами блока ввода информации, вторые входы - с соответствующими выходами дешифратора, третий вход - с выходом первого элемента РАВНО- ЗНАЧНОСТЬ, выход - с первым входом третьего триггера, второй вход которого соединен с выходом первого элемента РАВНОЗНАЧНОСТЬ, первый выход третьего триггера соединен с четвертым входам второго элемента И, второй выход первого триггера соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй выход третьего триггера соединен с вторым входом второго элемента РАВНОЗНАЧНОСТЬ и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с адресными входами мульти- клексора и являются информационными выходами шифратора, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими выходами блока ввода информации.