Устройство передачи и приема дискретной информации Советский патент 1991 года по МПК H04L1/16 H04L25/00 

Изобретение относится к технике электросвязи и может использоваться в системах передачи данных, работающих в реальном масштабе времени.

Цель изобретения - сокращение времени передачи и приема.

На чертеже представлена структурная схема предложенного устройства.

Устройство передачи и приема дискретной информации содержит на передающей стороне источник 1 информации, входной накопитель 2, коммутатор 3, кодирующий блок 4, выходной согласующий блок 5, блок 6 памяти, блок 7 управления, формирователь 8 сигнала, блок 9 служебной информации, анализатор 10 информации, блок 11 памяти пакета квитанций, анализатор 12 повторов, регистр 13, генератор 14 последовательности двоичных сигналов, а на приемной стороне входной накопитель 15, декодирующий блох 16, сумматор 17. блок 18 приема служебной информации, блок 19 управления записью, буферный накопитель 20, потребитель 21 информации, дешифратор 22, регистр 23, анализатор 24 сигналов, таймер 25.

Устройство работает следующим образом.

На передающей стороне информация от источника 1 информации записывается во входной накопитель 2. Анализатор 10 информации определяет наличие информации во входном накопителе 2.

Если информация от источника 1 получена, то анализатор 10 информации управляет через коммутатор 3 передачей этой

С

Јь

S

О

о

информации в канал через выходной согласующий блок 5. При этом блок 9 служебной информации формирует разряды, относящиеся к служебной информации, включающей циклические номера предлагаемого блока и квитанций о получении (подтверждении) либо о запросе (неподтверждении) информации на приемной стороне. Квитанция формируется в зависимости от ошибок, которые поступают через формирователь 8 сигнала. Одновременно с передачей в канал информация источника 1 и циклический номер блока при воздействии блока 7 управления записываются в блок 6 памяти. Вся информационная последовательность кодируется кодирующим блоком 4, и проверочные разряды через выходной согласующий блок 9 выдаются в канал связи.

При передаче каждого нового блока в блок 11 записывается сигнал неподтверждения по текущему циклическому номеру.

При этом текущий циклический номер поступает из анализатора 12 повторов через формирователь 8. Каждый сигнал подтверждения, выдаваемый приемником, через формирователь 8 стирает ранее записанный сигнал неподтверждения. Таким образом, в блоке 11 хранится информация о принятых противоположной станцией информационных блоках.

Если поступление информации от источника 1 прекращается, то анализатор 10 информации управляет включением режима повтора информационных блоков из блока 6 памяти через коммутатор 3 в канал связи. Режим повтора осуществляется анализатором 12 повторов с учетом информации, хранящейся в блоке 11, циклического номера, поступающего из блока 9 служебной информации на последний переданный в канал блок информации, и числа блоков, задаваемого регистром 13. Критерий задержки передатчика выбирается из условия старения информации источника 1 и для каждой конкретной системы передачи задается целым числом блоков. По сигналу начала повтора анализатор 12 повторов проверяет в блоке 11 наличие подтверждения на блок с номером к-1, где к - циклический номер последнего переданного блока. Если подтверждение на блок k-n имеется, то проверяется блок с номером k-n-1, затем k-n-2 и т. д., т. е. осуществляется процедура опроса подтверждений п блоков. Если в процессе опроса обнаруживается, что какой-либо блок информации не подтвержден, то анализатор 12 повторов управляет через блок 7 управления передачей (самого старого из неподтвержденных) этого блока

из блока 6 памяти в канал связи. Затем проверяется следующий меньший по циклическому номеру блок информации и осуществляется повтор, если он не подтвержден.

Процедура повтора осуществляется до передачи блока с номером k, а затем циклически снова повторяется. Таким образом, формируется пакетный повтор неподтвержденных блоков, причем каждый из неподт0 вержденных блоков повторяется одинаковое, максимально возможное, число раз. В процессе повтора с приемной стороны продолжают поступать сигналы подтверждения, которые исключают под5 твержденные блоки из пакета повторяемых блоков, сужая таким образом пакет повторяемых блоков до передачи одного, последнего неподтвержденного, блока.

Когда все переданные в зоне опроса п

0 информационные блоки подтверждены, процесс повтора прекращается и по сигналу анализатора 10 коммутатор 3 передает комбинацию покоя, сформированную генератором 14.

5Если в процессе режима повтора от источника 1 информации поступает новый блок, то повтор прекращается, передается новая информация источника, а затем повтор продолжается, но при этом на единицу

0 сдвигается зона повтора, так как новый блок увеличивает на единицу циклический номер последнего переданного блока. Таким образом, процесс повтора адаптируется к двум факторам: с одной стороны, зто поток ин5 формации от источника 1 (темп передачи), с другой стороны, это поток подтверждений, определяемый качеством канала связи. В этих условиях реализуется оптимальный с точки зрения времени доставки режим пе0 редачи быстростареющей информации с задержкой, обусловленной заданным критерием в m блоков.

На приемной стороне информация из канала связи поступает на вход декодирую5 щего блока 16 и одновременно записывается во входной накопитель 15. С выхода входного накопителя 15 информация поступает на вход сумматора 17, на второй вход которого поступает сигнал от декодирующе0 го блока 16 о верном приеме блока информации или необходимости его коррекции. С выхода сумматора 17 верные блоки информации поступают на блок 18 приема служебной информации, дешифратор 22 и

5 информационный вход буферного накопителя 20. Блок 18 приема служебной информации выделяет из служебной области циклический номер блока, управляющий за- . лисью информации в буферный накопитель 20, а также квитанцию о подтверждении

(или запросе) информационного блока, принятого противоположной станцией. Эта квитанция вместо с сигналами ошибок декодирующего блока 16 выдаются в формирователь 8.

Процедуру записи информации в буферный накопитель 20 и вывод информации потребителю осуществляет анализатор 24 с учетом принятого блоком 18 приема служебной информации текущего циклического номера, числа блоков заданного регистра 23 критерия задержки приемника, результатов работы таймера 25, приема комбинации покоя дешифратором 22,

Анализатор 10 оценивает циклический номер тек/щего принимаемого блока с учетом допустимой зоны принимаемых номеров, определяемой алгоритмом передатчика, и разрешает запись блока, если текущий номер принимаемого блока k больше или равен ожидаемому номеру блока (k L), а разность между числами не превышает величины критерия задержки приемника в m блоков (k - L m). Критерий задержки приемника m выбирается равным или меньшим критерия задержки передатчика п. Это объясняется тем, что величина задержки на приеме (обусловленная рабочей емкостью буферного накопителя 20) для обеспечения заданного темпа передачи не может превышать времени старения информации на передаче. Если разность номеров принимаемого и ожидаемого блоков по абсолютной величине больше критерия Ik - LI m из-за искажения номера в случае, если ошибки в канале не обнаружены декодирующим блоком 16, то анализатор 10 предварительно запоминает этот номер и сравнивает с циклическим номером последующего принятого блока. Если опять последующий блок не удовлетворяет требованию k - L т, его номер вновь предварительно запоминается и сравнивается с номером следующего принимаемого блока и так до тех пор, пока следующий из принятых блоков по отношению к предыдущему блоку не будет удовлетворять требованию k - L m. Таким образом, блоки, в которых искажен циклический номер, не записываются в буферный накопитель 7.0 и, следовательно, не выдаются источнику 1 информации, что равносильно косвенному повышению верности передаваемой информации.

Информация из канала связи вследствие повторов, а также в случае многоканэль- ной передачи может поступать с нарушением порядка следования циклических номеров, поэтому основная задача

анализатора 24 по выводу информации со- стоит в упорядочении циклической нумерации, т. е. восстановлении очереди номеров блоков,

Если ошибки в канале отсутствуют и номера блоков из канала идут по порядку, то каждый блок под воздействием анализатора 24 записывается с помощью блока 19 управления записью в буферный накопитель 20, после чего эти блоки считываются в порядке получения в сторону получателя 21 информации.

Считыванием информации из буферного накопителя 20 управляет анализатор 24,

при этом после чтения блока номер ожидаемого блока L становится на единицу больше номера выведенного блока. В этом случае k« L. В случае ошибок, обнаруженных декодирующим блоком 16, в циклических номерах принимаемых блоков образуются пропуски. В этом случае k L. При обнаружении пропуска в последовательности циклических номеров вывод информации в сторону приемника

прекращается и включается таймер 25, который считает время задержки вывода в соответствии с числом, заданным регистром 23. При поступлении блока с пропущенным номером вследствие повтора вывод информации восстанавливается, а таймер 25 сбра- сывается. Если ожидаемый блок не поступит из канала в зачетный интервал времени, определяемый критерием m блоков, то срабатывает таймер 25. который,

воздействуя на анализатор 24 приема, увеличивается на единицу номер ожидаемого бпока, а в сторону получателя 21 информации выдается сигнал Стирание, сигнализирующий о потере одного блока без

нарушения темпа выдачи остальных блоков. В случае, когда в буферном накопителе 20 находятся несколько невыведенных блоков, а поступление информации из канала прекращается, например, из-за плохого качества канала, аварии и т. п., то с помощью таймера 25 осуществляется вывод информации по критерию задержки приемника. Если дешифратор 22 принимает комбинацию покоя, то вывод информации осуществляется

независимо от таймера 25, так как прием покоя означает, что информация от источника 1 не поступает.

формула изобретения Устройство передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные источник информации, входной накопитель, коммутатор, к второму входу которого подключен первый выход блока служебной информации, кодирующий блок и выходной согласующий блок, к второму входу которого подключен второй выход коммутатора, третий выход которого соединен с первым информационным входом блока памяти, управляющий вход и выход которого соединены соответственно с выходом блока управления, к первому входу которого подключен второй выход блока служебной информации, и с третьим входом коммута- тора, при этом к первому сигнальному входу блока служебной информации подключен первый выход формирователя сигнала, а на приемной стороне - последовательно соединенные входной накопитель, сумматор, к второму входу которого подключен первый выход декодирующего блока, и блок приема служебной информации, первый выход которого подключен к первому входу формирователя сигнала на передающей стороне, второй вход которого соединен с вторым выходом декодирующего блока на приемной стороне, вход которого соединен с сигнальным входом входного накопителя, и последовательно соединенные блок управ- ления записью, буферный накопитель и потребитель информации, отличающее- с я тем, что, с целью сокращения времени передачи и приема, в него введены на передающей стороне генератор последователь- ности двоичных символов, выход которого подключен к четвертому входу коммутатора, регистр и последовательно соединенные анализатор информации, к входу которого подключен выход входного накопителя, блок памяти пакета квитанций, к управляющему входу которого подключен второй выход формирователя сигнала, и анализатор

повторов, второй, третий и четвертый входы и первый, второй и третий выходы которого соединены соответственно с выходом регистра, с выходом анализатора информации, который подключен к пятому входу коммутатора, с вторым выходом блока служебной информации, который подключен к шестому входу коммутатора, с седьмым входом коммутатора, с третьим входом формирователя сигнала и с вторым входом блока управления, третий вход которого соединен с выходом анализатора информации, который подключен к второму входу блока служебной информации, и со вторым информационным входом блока памяти, а на приемной стороне введены регистр и последовательно соединенные дешифратор, к входу которого подключен выход сумматора, анализатор сигналов, к второму входу которого подключен один выход регистра, и таймер, второй вход и выход которого соединены соответственно с другим выходом регистра и с управляющим входом потребителя информации, который подключен к третьему входу анализатора сигналов, четвертый вход и второй и третий выходы которого соединены соответственно с вторым выходом блока приема служебной информации, который подключен к первому сигнальному входу буферного накопителя, с входом блока управления записью и с вторым сигнальным входом буферного накопителя, к третьему сигнальному входу которого подключен выход сум- матора, причем управляющий вход входного накопителя соединен с вторым выходом декодирующего блока.

Изобретение относится к технике электросвязи. Цель изобретения - сокращение времени передачи и приема. На передающей стороне дополнительно введены формирователь 8 сигнала, анализатор 10 информации, блок 11 памяти пакета квитанций, регистр 13 и генератор 14 последовательности двоичных сигналов, а на приемной стороне - дешифратор 22, регистр 23, анализатор 24 сигналов и таймер 25. На передающей стороне информация от источника 1 записывается во входной накопитель 2. Если информация есть, то анализатор 10 управляет через коммутатор 3 передачей этой информации в канал через выходной согласующий блок 5. При этом блок 9 формирует разряды, относящиеся к служебной информации, которая информирует потребителя о запросе информации на приемной стороне. Если информация прекращается, то анализатор 10 управляет включением режима повтора. На приемной стороне информация поступает на вход декодирующего блока 16. После обработки информация передается потребителю 21 информации. 1 ил. ё