Цифровой фазометр Советский патент 1991 года по МПК G01R25/08 

D

13

Выход

}

е& е&

Изобретение относится к устройствам измерения разности фаз двух сигналов в условиях амплитудных и фазовых флуктуации.

Цель изобретения - повышение быстродействия фазометра.

На фиг.1 представпена блок-схема фазометраj на фиг.2 - диаграмма и Таблица истинности, поясняющие прин цип работы устройства.

Фазометр содержит два усилителя- бграничителя 1 и 2, косинусный и синусный фазовые детекторы 3 и 4, два аналого-цифровых преобразователя (АЦП) 7 и 8, два компаратора 5 И б, блок 9 элементов 2И, постоянное Запоминающее устройство (ПЗУ) 10, Элемент 11 совпадения, элемент 12 Задержки, блок 13 регистровой па- Йяти, при этом выходы усилителей- о граничителей 1 и 2 соединены с Косинусным и синусным фазовыми детекторами 3 и 4, первый выход верх- rtero плеча косинусного детектора 3 соединен с первым входом компаратора 5, сигнальным входом первого АЦП 7, опорным входом второго АЦП 8, а е го второй выход нижнего плеча соединен с вторым входом компаратора 5, опорным входом первого АЦП 7,сигналь- ным входом второго АЦП 8, первый и второй выходы синусного фазового детектора 4 соединены соответственно с первым и вторым входом компаратора 6, третьи стробирующие входы компараторов 5 и 6 соединены между собой входом Запуск устройства, входами Запуск АЦП 7 и 8, выходы компараторов 5 и 6 соединены с соответствующими старшими адресными входами ПЗУ 10 младшие адресные входы которого соединены соответственно с выходами элементов 2И блока 9, информационные выходы АЦП 7 и 8 соединены соответственно с входами элементов 2И блока 9, так что первые информационные выходы АЦП 7 и 8 соединены с первым и вторым входами первого элемента 2И, а n-е выходы - с первыми и вто- рыми входами n-го элемента 2И, выходы Готовность данных АЦП 7 и 8 соединены с первым и вторым входами элемента 11 совпадения, выходом подключенного к входу элемента 12 задержки выход которого соединен с входом-записи данных блока 13 регистровой памяти, выходы ПЗУ 10 соединены с соответствующими входами данных блока 13

выходы которого являются выходами устройства.

Устройство работает следующим образом.

Входные сигналы, между которыми измеряется разность фаз, усиливаются усилителями-ограничителями 1 и 2, На выходе верхнего и нижнего плеча косинусного фазового детектора образуются соответственно напряжения Et и Е„ (фиг. 2):

Е, - КаЛ|и +иг+2и,игсоз1|,

м

Ч

Е,

К

4

a+u|-2U,UicosCf,

0

5

0

5

0

5

0

5

где К - коэффициент передачи детектора;U , И2 - входные напряжения фазовых

детекторов;

If - разность фаз между U и Ц . При Uj U, что имеет место в данном случае, формулы Е и Е упрощаются

Е, К. U -Jl+costf г

Ег К„ U -ф-costf .

На первом и втором выходах синусного фазового детектора образуются соответственно напряжения Е и Е

E.J К U -Jl+sintf,

Ј4. л К„ U ф-sinlf (

Напряжения Е. и Е „ с выходов коси. нусного фазового детектора подаются

на сигнальные и опорные входы АЦП 7 и 8 относительно общей точки двух балансных детекторов. При запуске устройства информационным является только тот АЦП, на сигнальном входе которого напряжение меньше опорного, при этом на входе другого АЦП ситуация обратная и в результате преобразования информации на его выходе образуются уровни Лог.1, которые поступают на соответствующие входы элементов 2И блока 9 и дают разрешение на прохождение информации на вход ПЗУ 10 с информационного АЦП. На выходе информационного АЦП образуется код, пропорциональный отношению

Е -4 Ка U -Jl+cosCf С1

- - S « я -врА-. ...-I-. Г1 Т О

51 $ Ка U 4

ctg

COS

Ег

ИЛИ gtg

2

Два типа информации, поступающие на соответствующие входы ПЗУ, с выходов компараторов 5 и 6 определяют вид функции на выходе АЦП (фиг, 2, табл.) и выбирают одну из двух областей ПЗУ 10, где защита функция

(О

2 arcctg r или 2 arctg . Таким

образом, при сопряжении кодов, поступающих на вход ПЗУ 10, на его выходе образуется код (f, который по сигналу с выхода элемента задержки записывается в блок 13 регистровой памяти, выходы которого являются выходами устройства.

Использование предлагаемого устройства позволяет повысить быстродействие фазометра за счет исключения из устройства блока выделения модуля и обеспечения однозначности между результатами измерения и разностью фаз входных сигналов, реализуемого с помощью вновь введенных блоков.

Формула изобретени

Цифровой фазометр, содержащий два усилителя-ограничителя, входы которых являются входами устройства выходами соединенные соответственно с входами косинусного и синусного фазовых детекторов, первый компаратор, выходом соединенный с соответствующим адресным входом постоянного запоминающего устройства, два анлого-цифровых преобразователя, о т- личающийся тем, что, с целью повышения быстродействия, в него введены второй компаратор, бло элементов 2И, элемент совладения,эле

10

15

20

25

30

35

6

мент задержки и блок регистровой памяти, при этом первый выход косинусного фазового детектора соединен с первым входом первого компаратора, сигнальным входом первого аналого- цифрового преобразователя и опорным входом второго аналого-цифрового преобразователя, второй выход косинусного фазового детектора соединен с вторым входом первого компаратора, опорным входом первого аналого-цифрового преобразователя, сигнальным входом второго аналого-цифрового преобразователя, первый и второй выходы синусного фазового детектора соединены соответственно с первым и вторым входами второго компаратора, стробирующие входы первого и второго компараторов соединены между собой, входом Запуск устройства, входами Запуск первого и второго аналого-цифровых преобразователей, выход второго компаратора соединен с соответствующим старшим адресным входом постоянного запоминающего устройства, младшие входы которого соединены с соответствующими выходами блока элементов 2И,входами соединенных с соответствующими информационными выходами первого и второго аналого- цифровых преобразователей, выходы Готовность данных которых соединены с входами элемента совпадения, выходом соединенного с входом элемента задержки, выход которого соединен с входом записи данных блока регистсоединены с соответствующими выхода- 4Q ми постоянного запоминающего устройства, а его выходы являются выходами устройства.

Изобретение относится к устройствам измерения разности фаз двух сигналов в условиях амплитудных и фазовых флуктуаций. Цель изобретения - повышение быстродействия фазометра. Фазометр содержит усилители-ограничители 1, 2, косинусный и синусный фазовые детекторы 3 и 4, компаратор 5, аналого-цифровые преобразователи 7, 8 и постоянное запоминающее устройство 10. Введение в фазометр компаратора 6, блока 9 элементов 2И, элемента 11 совпадения, элемента 12 задержки и блока 13 регистрации памяти позволяет повысить быстродействие фазометра за счет исключения из него блока выделения модуля и обеспечения однозначности между результатами измерения и разностью фаз входных сигналов. 2 ил.