Цифровой фазометр Советский патент 1990 года по МПК G01R25/08 

сд

ОЭ

00

Јь

сл

Изобретение относится к устройствам для измерения разности фаз двух сигналов в условиях амплитудных и фазовых флуктуаций. Цель - повышение быстродействия цифрового фазометра - достигается введением инверторов 5, 6 блока 7 компараторов, блока 10 октанового управления и блока 13 регистровой памяти. Цифровой фазометр содержит также усилители-ограничители 1, 2, конусный 3 и синусный 4 фазовые детекторы, коммутаторы 8, 9, аналого-цифровой преобразователь 11 и блок 12 постоянной памяти. 2 ил.

Фие.1

Изобретение относится к устройствам для измерения разности фаз двух сигналов в условиях амплитудных и фазовых флуктуации

Цель изобретения - повышение быстродействия фазометра

На фиго 1 представлена блок-схема цифрового фазометра; на фиг.2 - диаграмма и таблица истинности, поясня гацие принцип работы фазометра.

Фазометр содержит два усилителя- ограничителя 1 и 2, косинусный 3 и синусный 4 фазовые детекторы, два инвертора 5 и 6, блок 7 компараторов два коммутатора 8 и 9, блок 10 OF- тантного управления, аналого-цифровой преобразователь (АЦП) И, блок 12 постоянной памяти, блок 13 регистровой памяти При отом выходы усилителей-ограничителей 1 и 2 соединены соответственно с входами косинусного 3 и синусного 4 фазовых детекторов, выход косинусного фазового детектора 3 соединен с входом первого инвертора 5, первыми входами компараторов 8 и 9 и блока 7 компараторов, выход синусного фазового детектора 4 соединен с входом второго инвертора 6, вторыми входами коммутаторов 8 и 9 и блока 7 компараторов, выход первого инвертора 5 соединен с третьими входами коммутаторов 8 и 9 и блока 7 компараторов, выход второго инвертора 6 соединен с четвертыми входами коммутаторов 8

и 9 и блока 7 компараторов, три выхода блока 7 компараторов соединены с соответствующими входами блока 10 октантного управления и старшими адресными входами блока 12 постоянной памяти, первый, второй, третий и четвертый выходы блока 10 октантного управления соединены с управляющими входами первого коммутатора 8, а пятый, тестой, седьмой и восьмой выходы - с управляющими входами второго коммутатора 9, выход коммутатора 8 соединен с сигнальным входом АЦП 11, выход коммутатора 9 - с опорным входом АЦП 11, информационные выходы АЦП 11 соединены с младшими адресным входами блока 12 постоянной памяти, выход Готовность данных АЦП 11 - с входом записи блока 13 регистровой памяти, выходы блока 12 постоянной памяти - с входами данных блока 13 регистровой памяти.

5

0

5

0

5

0

5

0

5

Фазометр работает следующим образом

Сигналы между которыми производится измерение разности фаз, усиливаются усилителями-ограничителями 1 и 2,выходные напряжения которых не должны превышать значений UMctKC/C,707, где ил,с«кс максимально допустимое входное напряжение для АЦП 11, используемого в фазометре Косинусный 3 и синусный 4 фазовые детекторы преобразуют входные напряжения в напряжение, пропорциональное разности фаз входных сигналов,. Выходные сигналы фазовых детекторов 3 и 4 (фиг.2а, сплошные линии ) и их инверсии на выходе инверторов 5 и 6 (, пунктирные линии) поступают на коммутаторы 8 и 9. Блоком 7 компараторов про изводится сравнение величин sinfltf O, , /cosd4/ /sintfv/ (,в) Результаты сравнения, выражаемые тремя битами информации на выходе блока 7 компараторов, поступают на вход бло ка 10 октантного управления, где производится их дешифрация и определяется октант, в котором будет производиться преобразование информационных сигналов аналого-цифровым преобразователем Выходные сигналы блока 10 октантного управления на основе результатов дешифрации (см.таблицу истинности на ) управляют коммутацией входных сигналов АЦП 11 так, чтобы величина информационного сигнала на входе АЦП, используемого в качестве сигнального, была по модулю меньше величины на другом входе АЦП, используемого в качестве опорного, а знаки входных сигналов соответствовали необходимой полярности входных напряжений для используемого в фазометре типа АЦП

Таблица истинности на фиг.2 соответствует АЦП, для которого сигнальное напряжение имеет положительный знак, а опорное - отрицательный. Преобразование начинается по сигналу Запуск АЦП. Если на момент начала преобразования на сигняльном входе АЦП 1 1 сигнал U sindf/1, на опорном входе U cos/sq или соответственно их инверсии, то на выходе АЦП после окончания преобразования образуется код t,g и У или ctg4(/, егпи входные сигналы АЦП меняются МРСТЗМИ, Выходные информационные коды АЦП 11 подаются на младшие адресные- входы блока

515

12 постоянной Памяти, на старшие - выходные коды блока 7 компараторов, которые определяют выходную функцию на выходе АЦП (tgЈ{/ или В блоке 12 содержатся функции преобразования входных кодов в величины arctg/Sl/ и arcctgA / o При этом вся область постоянной памяти разбита на октанты, в каждом из которых содержит ся соответствующая функция arctg или arcctgdt/.Три бита информации, поступающие с выхода блока 7 компараторов, определяют область памяти и, тем самым, соответствующую функцию преобразования. В общем случае в блок 12 постоянной памяти заносится такая функцияj чтобы в результате сопряжения кодов, поступающих на адресные входы, на выходе блока 12 постоянной памяти обеспечивался линейный код в диапазоне (-180) - ( + 180)°. По сигналу АЦП 11 Готовность данных результаты преобразования с выхода блока 12 постоянной памяти записываются в блок 13 регистровой памяти, тем самым достигается взаимно однозначное соответствие между сигналами на входе АЦП 11 и результатами измерения.

Использование предлагаемого фазо- метра по сравнению с известным позволяет повысить быстродействие измерения за счет исключения задержки обновления одного из сигналов на входе АЦП 11 путем введения симметричного управления переключением входных сигналов АЦП 11. По результатам испытаний выявлено, что быстродействие предлагаемого фазометра в 1,2 раза выше быстродействия известного,, Ис- питания предлагаемого фазометра показали достижение положительного эффекта, высокую надежность его работы.

Формула изобретения

Цифровой фазометр, содержащий два усилителя-ограничителя, выходы которых соединены с входами косинус456

ного и синусного фазовых детекторов,, а входы - с входами фазометра, первый и второй коммутаторы, выходы которых соединены соответственно с сигнальным и опорным входами аналого-цифрового преобразователя, информационные выходы которого соединены с соответствующими младшими адресными входами блока постоянной памяти, отличающийся тем, что, с целью повышения быстродействия, в него введены первый и второй инверторы, блок компараторов, блок октант- ного управления и блок регистровой памяти, при этом выход косинусного фазового детектора соединен с входом первого инвертора, первыми входами первого и второго коммутаторов и первым входом блока компараторов, выход синусного фазового детектора соединен с входом второго инвертора, вторыми входами первого и второго компараторов и вторым входом блока компараторов, выход первого инвертора соединен с третьими входами первого и второго коммутаторов и третьим входом блока компараторов, выход второго инвертора соединен с четвертыми входами первого и второго коммутаторов и четвертым входом блока компараторов, три выхода блока компараторов соединены соответственно со старшими адресными входами блока постоянной памяти и входами блока октант ного управления, первый, второй, третий и четвертый выходы блока октант- ного управления соединены с управляющими входами первого коммутатора, а пятый, шестой, седьмой и восьмой выходы - с управляющими входами второго коммутатора, выход аналого-цифрового преобразователя Готовность данных соединен с входом записи блока регистровой памяти, входы данных которого соединены с выходами блока постоянной памяти, а выход - с выходом фазометра.

s