Цифровой фазометр Советский патент 1988 года по МПК G01R25/08 

hnal

оо

О) 05

11377766

Изобретение относится к технике измерения параметров сигналов, в стности разности фаз двух сигналов, и может быть использовано в сверхчастотных многоканальных радиоприемных устройствах.

Цель изобретения - повышение точности измерения сдвига фаз за счет устранения погрешностей измерения, ю связанных с колебаниями амплитуды входных сигналов.

На фиг.1 изображена структурная схема цифрового фазометра; на фиг.2 нения, выход которого связан с управляющим входом второго коммутатора 11 и с вторым входом запоминающего блока 14, многоканальный вход которого связан с многоканальным выходом АЦП 13, а многоканальньгй выход - с многоканальным выходом цифрового фазометра.

АФД 1 - 3 (фиг.2) вьтолнены в едином корпусе (резонаторе) по схеме балансного смес.ителя на высокодобротных полосковых направленных ответви- телях с доработкой, которая обеспе

Изобретение может быть использовано в сверхчастотных многоканальных радиоприемных устройствах. Цифровой фазометр содержит синусный амплитудно-фазовый детектор 1, косинусные амплитудно-фазовые детекторы 2,3, коммутаторы 10, 11, компараторы 7,8, усилители 4,5, усилитель-сумматор 6, инвертор 9, блок 12 сравнения, аналого-цифровой преобразователь 13 и запоминающий блок 14. Синусный и коси- нусный амплитудно-фазовые детекторы 1-3 выполнены в едином корпусе (резонаторе) по схеме балансного смесителя на высокодобротных полосковых направленных бтветвителях с доработкой, -которая обеспечивает замкнутую цепь .для постоянных составляющих диодных токов, зависящих от разности исследуемых сигналов. Цифровой фазометр имеет повьппенную точность измерения сдвига фаз. 3 ил. с (О

электрическая схема амплитудно-фазо- 15 чивает замкнутую цепь дпя постоянных

вых детекторов; на фиг.З - эпюры сигналов , поясняющие работу цифрового

фазометра.

Цифровой фазометр (фиг.1) содержит синусный амплитудно-фазовый детектор (АФД) 1, первьш 2 и второй 3 косинусные амплитудно-фазовые детекторы, первый 4 и второй 5 усилители, усили.тель-сумматор 6, первый 7 и второй 8 компараторы, инвертор 9, первый 10 и в.торой 1 I коммутаторы, блок 12 сравнения, аналого-цифровой преобразователь 13 (АЦП) и запоминающий блок 14. Синусный 1, первый косинусный 2 и второй косинусный 3 АФД сво- ими первыми и вторыми входами соедиг нены соответственно с первьм и вторым входами цифрового фазометра. Выход синусного АФД 1 соединен с входом первого усилителя 4, выход которого соединен с первыми входами первого 10, второго 11 коммутаторов и компаратора 7, выход которого связан с вторым входом блока 12 сравнения, с первым входом запоминающего блока 14 и через инвертор 9 с управляющим входом первого коммутатора 10, выход которого соединен с первьш входом второго компаратора 8. Выход первогр косинусного АФД 2 соединен с первьм входом усилителя-сумматора бис входом второго усилителя 5, выход которого соединен с вторыми-входами первого компаратора 7, первого 10 и второго 11 коммутаторов, выход которого соединен с первым входом АЦП 13. Выход второго косинусного АФД 2 соединен с вторым входом усилителя-сумматора 6, первый выход которого соединен с вторым входом АЦП 13, а второй выход - с вторым входом второго компаратора В, выход которого соединен с третьим входом запоминающего блока 14 и с первым входом блока 12 срав0

составляющих диодных токов, зависящих от разности JJ q; исследуемых сигналов .

В АФД предлагается к средним точкам шлейфов (согласно фиг.2) подсоединить индуктивности L, и LJ.

Цифровой фазометр работает следующим образом.

Для АФД 1 - 3 подбирают детекторы 5 СБЧ-диоды с приблизительно одинаковыми вольт-амперными характеристиками и, подавая на входы фазометра контрольные сигналы, вьфавнивают между собой значения максимумов напряжений на выходах согласующих усилителей 4 и 5 и усилителя-сзпмматора с помощью встроенных в них подстроечньпх элементов . При работе фазометра разности фаз СВЧ-сигналов на его первом и втором входах без предварительного усиления и ограничения преобразуются высокодобротными АФД 1 - 3 в напряжения па следующим зависимостям:

0

5

sin/ Ч); cos и If);

(1) (2)

cos(di/-)-180 ) , (3)

напряжения на выходах соответственно синусного, первого и второго косинусных АФД;

Uo - максимальное значение выходного напряжения АФД при 3Lf 0.

С выходов синусного АФД 1 и первого косинусного АФД 2 напряжения поступают соответственно на входы согласующих усилителей 4 и 5. С выхода согласующего усилителя 4, коэффициент усиления которого К, напряжение U, KiU 5 (см.фиг. За) поступает на

первые входы компаратора 7, коммутаторов 10 и 1К С выхода согласующего усилителя 5, коэффициент усиления которого К у, напряжение

и,

к.и,„.

---.-...---- м. п j ffOC

(см,фиг,За) поступает на вторые вход компаратора 7, коммутаторов 10 и 11 . Компаратор 7 в результате напряжений и и Uj формирует бинарный (логический) сигнал (фиг.Зб), который поступает на второй вход блока 12 сравнения, на первый вход блока 14, а также через инвертор 9 на управляющих вход первого коммутатора 10, который в зависимости от уровня сигнала на своем управляющем входе подключает меньшее из напряжений и,, и к первому входу второго компаратора 8 (диаграмма выходного напряжения первого коммутатора 10 изображена на фиг,3в сплошной линией) .

Напряжения с выходов первого 2 и второго 3 косинусных АФД суммируются и усиливаются в сут-мато зе-усилителе 6 в соответствии с знием

1

К,Ди,(1 + cosdi) + и, i + + cos (Л IP + 180) , (4)

К ,jc коэффициент усиления; и - напряжение на выходе сумматора-усилителя 6 (фиг.Зе), первого выхода суматтора-усилителя 6

в качестве

напряжение LU- в качестве опор- ного поступает на второй вход АЦП 13 а с второго выхода сумматора-усилителя 6 напряжение U j О, ISU j (диаграмма изображена на фиг.З в пунктир-, ной линией) - на второй вход второго компаратора 8, который в результа.те сравнения напряжений на своих входах формирует второй бинарный (логический) сигнал (фиг.Зг). С выхода второ

го компаратора 8 второй бинарный сиг-45 значению этого напряжения сонал поступает на первый вход блока 2 сравнения. В зависимости от сочетания высоких и низких (нулевых) уровней двух бинарных сигналов на , своих входах блок 12 сравнения на своем вьгкоде формирует управляющий логический сигнап (фиг.Зд), который поступает на управляющий вход второго коммутатора 11 и второй вход блока 14. В зависимости от уровня логического сигнала на своем управляющем входе второй коммутатор 11 подключает одно из напряжений U, U. на своих первом и втором входах к- перво50

55

ответствует четыре значения разностей фаз /1 cf , Устр-анение данной неоднозначности производится путем анализа в блоке 14 поступающих бинарных (логических) сигналов.

На фиг.Зз изображены зависимости среднеквадратических ошибок измерения разности фаз, полученных при аналитическом рассмотрении прототипа (эпюра 1) и при экспериментальном исследовании предлагаемого цнфрового фазометра (эпюра 2). Как нпдно из фиг.Зз, предлагаемое схемное peiiiein-te

0

с

5

0

5

0

с

0

му входу А1ТП 13 в качестве сигнального.

Диаграмма напряжения на выходе второго коммутатора 1 изображена на фиг.Зж. Как видно из диаграммы, напряжение, предназначенное для преобразования в цифровой код, представляет собой синусно-косинусную функцию измеряемой разности фаз приблизительно линейную на кратно чередующихся участках в 90°.

АЦП 13 преобразует в цифровой код аналоговое напряжение на своем первом входе относительно опорного напряжения и на своем втором входе. Из формулы (1) - (4), а также из равенства коэффициентов усиления К, К, и К между собой следует, что в каждый текущий момент времени работы фазометра величина и определяет значения максимумов U, ии. Напряжение U, достигает своего максимума при л 90°, а U2 при /11 О (фиг. За). Таким образом, при использовании напряжения и в качестве опорного в АЦП 13 становится возможным одновременное нормирование и преобразование в цифровой код напряжения на выходе второго коммутатора 1 1 , зависящего как от амплитуд, так и от разности фаз сигналов на входах фазометра. При нормировании исключается нежелательное влияние амплитудных флуктаций исследуемых сигналов на измерение Lf.

Цифровой код, зависящий от dif , с многоканального выхода АЦП 13 поступает на многоканальный вход запоминающего блока 14, который решает функцию arcsin Д или arccos Jt в зависимости от сочетания логических сигналов на своих первом и втором входах. Эпюра напряжения на первом входе АЦП 13 (фиг.Зж) показывает, что

0

5

ответствует четыре значения разностей фаз /1 cf , Устр-анение данной неоднозначности производится путем анализа в блоке 14 поступающих бинарных (логических) сигналов.

На фиг.Зз изображены зависимости среднеквадратических ошибок измерения разности фаз, полученных при аналитическом рассмотрении прототипа (эпюра 1) и при экспериментальном исследовании предлагаемого цнфрового фазометра (эпюра 2). Как нпдно из фиг.Зз, предлагаемое схемное peiiiein-te

на частотах вьппе 2,3 ГГц дает выигрыш в точности более чем в два раза.

Формула изобретения Цифровой фазометр, содержащий синусный и первый косинусный амплитудно-фазовые детекторы, первый усилитель, первый коммутатор, последовательно соединенные первьш компаратор, инвертор и второй коммутатор, а также аналого-цифровой преобразователь, информационные выходы которого через запоминающий блок соединены с выходами фазометра, отличающийся тем, что, с целью повышения точности, в него введены второй косинусный амплитудно-фазовый детектор, второй усилитель, усилитель-сумматор, второй компаратор и блок сравнения, при этом первые и вторые входы всех амплитудно-фазовых детекторов соответственно объединены и являются первым и вторым входами фазометра, выход синусного амплитудно-фазового детектора через последовательно включенные,первый усилитель и первый коммутатор соедиг

Зкран

Фи2.2

нены с первым входом аналого-цифрового преобразователя, второй вход которого соединен с первым выходом усилителя-сумматора, выход первого коси-, нусного амплитудно-фазового детектора непосредственно соединен с первым входом усилителя-сумматора, а через второй усилитель - с вторыми входами первого компаратора и первого и второго коммутаторов, выход последнего через последовательно включенные второй компаратор и блок сравнения соединен с управляющим входом первого коммутатора и первым входом запоминающего блока, второй вход которого соединен с выходом второго компаратора, а третий вход запоминающего блока объединен с вторым входом блока сравнения и входом инвертора, выход второго косинусного амплитудно-фазового детектора соединен с вторым входом усилителя-сумматора, второй вьгход которого соединен с вторым входом второго компаратора, первые входы первого и второго коммутаторов объединены с выходом первого усилителя.

1COS

zcos

н

4 I L

« ol 4

, 1 Ц1«№ t-4r-Jg

C4-l-