Приемное устройство для системы с линейным кодовым уплотнением каналов Советский патент 1991 года по МПК H04J13/00 

Изобретение относится к электросвя- зи и может использоваться для уплотнения линий связи любого типа.

Цель изобретения - повышение точности разделения сигналов и повышение помехозащищенности.

На чертеже изображена структурная электрическая схема приемного устройства для системы с линейным кодовым уплотнением каналов.

Приемное устройство для системы с линейным кодовым уплотнением каналов содержит приемник 1, блок 2 сжатия и повторения сигнала, синхроблок 3, блок управления 4, блок 5 сравнения, блок 6 компенсации помех, селектор 7 каналов, N коммутаторов 8, N декодеров 9.

Блок 2 сжатия и повторения сигнала содержит аналого-цифровой преобразователь (АЦП) 2., буферный накопитель 2л, блок 2.J повторения сигнала, циф- роаналоговый преобразователь 2.

Блок управления 4 содержит первый 4 и второй 4.J. счетчики, элемент И 4-j, триггер 4q., элемент ИЛИ 4, инвертор 4g, блок 4г умножения частот.

Устройство(работает следующим образом.

В АЦП 2 производится аналого- цифровое преобразование входного сигнала Urp(t) с частотой следования его элементов fT. Цифровые отсчеты элементов сигнала Urp(t) запоминаются в первой ячейке памяти буферного накопителя 22. После записи всей реа

3

J

ГЧЭ СП

N i

лизации группового сигнала длительностью Т она по сигналу с синхробло- ка 3 переписывается во вторую ячейку памяти буферного накопителя 2„. В этот момент производится сдвиг всей информации в сторону старших номеров ячеек памяти буферного накопителя 2. После окончания обработки очередной реализации сигнала Urp(t) в бло

ке 6 и селекторе 7 каналов из буферного накопителя по сигналу Ugyj с блока управления 4 переписывается последующая за ней реализация в блок 2 повторения сигнала, откуда она вы{дается в цифровом виде поэлементно со скоростью, в К раз большей частоты f T входного сигнала Urp(t). Затем преобразуется в аналоге вую форму в НАЛ 2 и подается на вход блока 6. Далее производится оценочно-корреляционно-компенсационнаяобработка полученных повторов группового сигнала. На первом этапе производится вэ аимокорреляционная сверка первого повтора с имеющимися копиями опорных адресов приема X (t) в селекторе 7 каналов, в результате которой на выходе селектора 7 каналов образуются оценки (Ј| (решениях о принимав- мых по всем каналам символов (Xfj). Блок 6 компенсации помех на первом этапе работает вхолостую, так как его вторые информационные входы с помощью коммутаторов 8 отключены от выходов селектора 7 каналов. Они в этот момент соединены с входами декодеров 9 и выдают им решения о приеме предыдущей реализации группового сигнала. На каящом последующем этапе обработки повторив прои зводит- ся сравнение решений oify , и Oin.,,I полученных соответственно при обработке q-го и (q-1)-го повторов группового сигнала в блоке сравнения 5.

Если решения хотя бы для одного канала приема не совпадают, то далее производятся на основе решений (Ј , формирование компенсирующих сигналов для каждого канала приема, их компен- сация в (q-l)-M повторе сигнала U(-n(t)B блоке 6 и взаимокорреляционная обработка в селекторе 7 каналов.

Чем больше число каналов, у которых $ 6, тем большая часть суммар- ной взаимной помехи (СВП) будет скомпенсирована. При # | (У; , jN произойдет полная компенсация взаимных помех (КВП). Этот факт можно обнару

АЛ

жить в случае, если х л | txo.t ,1 1,N. При этом выходные значения сигналов при увеличении q будут оставаться постоянными, что говорит о безопасности дальнейшей компенсации взаимных помех. Если в блоке сравне- ния 5 будет выполняться равенство ,i s 0(а.,j i 1 |N, то он выдает сигнал в блок управления 4 на начало обработки следующей реализации сигнала Urp(t), которая переписывается из буферного накопителя 2 в блок 2л, Таким образом, блок сравнения 5 определяет необходимое число циклов КВП q.

Если q окажется больше, чем К,

т.е.время компенсации Т,

ко МП

(q +

+ 1)Тпоь-(- (q + 1)T/K станет больше длительности входного сигнала Ufp(t) то последующая реализация Urp(t) запоминается в буферном накопителе 2.

Ритм работы устройства задается блоком умножения частот 4. Так как обработка повторов Urn(t) должна производиться в К раз с большей ско- рОстью, то в блоке 4 имеются два перемножителя частоты с коэффициентом умножения К: один для умножения тактовой частоты Јт следования элементов сигнала Urp(e), а другой - частоты f следования информационных символов. Данные частоты подаются на блок 2j, блок 6 компенсации помех, селектор 7 каналов и блок сравнения 5.

Общее управление всем устройством производится с помощью блока управления 4. Его основными элементами являются первый 4j и второй 4 счетчики. Второй счетчик 4 хранит адрес реализации группового сигнала, следующей за реализацией, хранящейся в блоке 2,j повторы которой обрабатываются в данный момент времени. Этот адрес в виде двоичного кода поступает на четвертый вход буферного накопителя 2. Кроме того, второй счетчик 4- выдает управляющий сигнал и

сч

в случае нулевого состояния

счетчика, когда буферный накопитель 2Ј пустой, все реализации сигнала Urp(t) уже обработаны. Сигнал UC41 поступает в блок умножения частот 4у, тем самым прекращая выдачу

частот Јт К

и f и . К к блокам обработки повторов сигнала Urp(t). В случае заполнения всех ячеек памяти буферного накопителя 2% второй сче

чик 4 выдает сигнал UC4a переполнения, который прекращает обработку очередного повтора обрабатываемой в этот момент времени реализации сиг- нала и переключает устройство на обработку следующей реализации группового сигнала, тем самым освобождая последнюю ячейку памяти в буферном накопителе 2j. Состояние счетчика меняется под воздействием двух счетных входов. На первый вход поступают импульсы с первого выхода синхро-бло- ка 3 с частотой Ји и они увеличивают состояние второго счетчика 4 на еди- ницу. Эти же импульсы производят сдвиг хранящихся реализаций сигнала в буферном накопителе 2 % на одну ячейку по возрастанию их номеров. Уменьшается состояние второго счетчика 42 на единицу под воздействием сигнала с выхода элемента ИЛИ b.g при переходе устройства на обработку следующей реализации Ur0(t) . j

Первый счетчик 4. осуществляет подсчет номеров повторов с обрабатываемой в данный момент времени очередной реализации сигнала Urp(t) и выдает следующие управляющие сигналы. При подсчете первого импульса, поступившего с второго выхода блока умножения частот 4 , с частотой следования fM K, он выдает сигнал UC4,который обеспечивает параллельное считывание очередной реализации Urp(t) в блок повторения сигнала 23. Сигнал Uс45 ПРИ переводе счетчика в состояние 2 выдает запрещающий сигнал через инвертор 4g на элемент И 4-, запре- щая прохождение сигнала о результате сравнения решений после обработки первого повтора Urp(t). Это не позволяет преждевременно до начала первого этапа КВП прекратить обработку ре- ализации группового сигнала в случае если К | j C о, Этот же сигнал переключает триггер . в нулевое состояние, тем самым обеспечивая прекращение выдачи решений о результатах обработ- ки предыдущей реализации сигнала Ur«(t) и подключения выходов селектора каналов к первым входам блока 5 и к вторым входам блока 6 компенсации по-.. мех. Это обеспечивает переключение устройства в режим компенсационной обработки. Сигнал исц, выдается при установлении первого счетчика 4 в состояние, соответствующее максимально до

Q 5 5

0 о 5 0

5

5

.нустимому числу этапов Q ,оП компенсации .

Таким образом, прекращение обработки очередной реализации сигнала Urp(t)

и переход к обработке последующей происходит в устройстве при выполнении одного из трех условий: сравнения решений c.i и tfa-i.i переполнения буферного накопителя 2 2. и при q Qiop ри выполнении хотя бы одного из данных условий элемент ИЛИ 4 5 выдает логическую единицу, которая переключает триггер в единичное состояние, обнуляет первый счетчик 4 и вычитает единицу во втором счетчике Ь$. Триггер 4 в состоянии 1 с помощью коммутаторов 8 подключает входы декодеров 9 к выходам селектора 7 каналов.

Формула изобретения

1. Приемное устройство для системы с линейным кодовым уплотнением каналов, содержащее последовательно соединенные приемник, блок сжатия и повторения сигнала, блок компенсации помех и селектор каналов, N выходов каждого из которых соединены с первыми входами N коммутаторов, первый выход которых соединен с первым входом соответствующего декодера, вторые входы которых объединены, второй выход каждого из N коммутаторов соединен с одним из N вторых входов блока компенсации помех, третий вход которого соединен с вторым входом селектора каналов и с первым выходом блока управления, второй выход которого соединен с объединенными вторыми входами N коммутаторов, а также синхроблок, вход которого соединен с выходом приемника, а первый выход синхроблока соединен с первым входом блока управления и вторым входом блока сжатия и повторения сигнала, отличающееся тем, что, с целью повышения точности разделения группового сигнала и повышения помехозащищенности, в него введен блок сравнения, N первых входов которого соединены с вторым выходом соответствующего коммутатора, вход каждого из которых соединен с одним их N вторых входов блока сравнения, третий вход которого соединен с четвертым входом4 блока компенсации помех, третьим входом селектора каналов и третьим выходом блока управления, вторые выходы коммутаторов соединены с вторыми входами декодеров, третий и четвертый входы блока сжатия и повторения сигнала соединены соответственно с первым и вторым выходами синхроблока, пятый и шестой входы блока сжатия и повторения сигнала соединены соответственно с четвертым и пятым выходами блока управления,третий вход которого соединен с вторым выходом синхроблока а седьмой и восьмой входы блока сжатия и повторения сигнала - соответственно с первым и третьим выходами блока управления.

2. Устройство по п.1, о тли- чающе е с я тем, что блок сжатия и повторения сигнала содер- жит последовательно соединенные аналого-цифровой преобразователь, буферный накопитель, блок повторения сигнала и цифроаналоговый преобразователь, выход которого чтз- ляется выходом блока сжатия и повторения сигнала, первый и второй входы аналого-цифрового преобразователя являются соответственно первым и вторым входами блока сжатия и повто- рения сигнала, второй, третий, четвертый и пятый входы буферного накопи теля являются третьим, четвертым, пятым и шестым входами блока сжатия и повторения сигнала, второй и тре- тий входы блока повторения сигнала

являются седьмым и восьмым входами блока сжатия и повторения сигнала. 3. Устройство по п.1, о тли- чающееся тем, что блок управления содержит блок умножения частот, перяый и второй входы которого являются соответственно первым и вторым входами блока управления, а первый и второй выходы блока умножения частот являются первым и третьим входами блока управления, а также последовательно соединенные первый счетчик, инвертор, элемент И, элемент ИЛИ, триггер, выход которого является вторым выходом блока управления, и второй счетчик, первый вход которого соединен с первым входом блока умножения частот, второй выход которого соединен с первым входом первого счетчика, второй вход которого соединен с вторым входом второго счетчика и с выходом элемента ИЛИ, первый выход второго счетчика соединен с третьим входом блока умножения частот, второй выход второго счетчика является четвертым выходом блока управления, пятым выходом которого является второй выход первого счетчика, третий выход которого соединен с вторым входом элемента ИЛИ, третий вход которог соединен с третьим выходом второго счетчика, а второй вход триггера соединен с входом инвертора, причем вторым входом блока управления является второй вход элемента И.

Изобретение относится к электросвязи и может использоваться для уплотнения линий связи любого типа. Цель изобретения - повышение точности разделения сигналов и повышение помехозащищенности. Приемное устройство для системы с линейным кодовым уплотнением каналов содержит приемник 1, блок 2 сжатия и повторении сигнала, блок 6 компенсации помех селектор 7 каналов, N декодеров 9, N коммутаторов 8, блок 4 управления и синхроблок 3. Цель достигается введением блока 5 сравнения, в котором определяется необходимое число циклов компенсации взаимных помех. Устройство по п. 2 отличается выполнением блока 2 сжатия и повторения сигнала. Устройство по п. 3 отличается выполнением блока 4 управления. 2 з.п. ф-лы, 1 ил.