Й СЧЕТЧИК В КОДЕ ГРЕЯ Советский патент 1965 года по МПК H03K23/86 

Известны реверсивные счетчики в коде Грея, содержащие регистр из триггеров со счетным входом, триггер четности и управляющие схемы совпадения, которые включаются либо параллельным, либо последовательным способом.

Предложенный счетчик отличается от известных тем, что счетный вход каждого триггера регистра соединен с выходом схемы совпадения предыдущего разряда. Один вход схемы совпадения подключен к единичному выходу триггера одноименного разряда; второй- к отводу от выхода предыдущей секции линии сквозного переноса, состоящей из последовательно соединенных и параллельно управляемых от одноименных триггеров регистра вентилей; а третий - к выходу схемы совпадения для четных входных импульсов, соединенной с единичным выходом триггера четности. Счетный вход триггера первого разряда соединен с выходом схемы совпадения для нечетных входных импульсов, один вход которой подключен к нулевому выходу триггера четности, счетный вход которого соединен через линию задержки и схему «ИЛИ со входом счетчика и входом реверса. Это позволяет уменьщить ощибку при считывании информации в процессе счета, стабилизировать нагрузку для источника входных импульсов и упростить схему при больщом числе разрядов.

На чертеже приведена схема описываемого счетчика.

Триггеры TI-Ti образуют основной регистр счетчика. Триггер четности Го образует сячейками совпадения U и U , собирательной схемой «ИЛИ и линией задержки ЛЗ нулевой разряд или разряд четности. Ячейки L/i-Ui и

Ui - 3 образуют управляющие схемы совпадения, предназначенные для управления заПИсью кода в основной регистр.

Для триггеров в схеме принято: единице соответствует высокий потенциал на левом плече триггера. В начальном положении для прямого счета все триггеры счетчика установлены на нуль. В случае обратного счета триггер четности устанавливается дополнительным импульсом через ячейку «ИЛИ па единицу.

Разряд четности обеспечивает прохождение всех нечетных входных импульсов только на вход первого разряда счетчика, а всех четных входных импульсов - на управляющие схемы совпадения.

Время задержки, создаваемое линией задержки ЛЗ, выбирается несколько больщим по сравнению с длительностью счетных импульсов. Это дает возможность входным импульсам проходить в схему счетчика до начала опрокидывания триггера четности.

падения, сложность системы зависит от разрядности счетчика.

В счетчиках же с последовательным включением-схем совпадения интервал времени между моментом прихода счетного импульса и моментом соответствующего переключения в счетчике непостоянен даже для периодических импульсных последовательностей на входе, -что значительно увеличивает вероятность ошибки при съеме показаний в процессе счета.

В описываемом счетчике структура включения управляющих схем совпадения последовательно-параллельная.

Ячейки Ui -Ua составляют линию сквозного переноса, непосредственно же функции управления выполняют ячейки Uj,-f/4, к которым одновременно подводятся четные входные сигналы.

Такая структура обеспечивает изменение записи в счетчике от каждого счетного импульса сразу же после его поступления на счетчик, в результате чего уменьщается вероятность ощибки при снятии показаний в процессе счета и стабилизируется нагрузка для источника входных импульсов, что снижает требования к формированию на входе счетчика.

Рассмотренный счетчик обладает идентичной структурой во всех разрядах и отличается большой простотой; наличие же цепи сквозного переноса обеспечивает высокое быстродействие.

Приведенные отличия делают полезным применение описанного счетчика в цифровых

системах автоматического регулирования и управления и в частности в многоканальных аналогодифровых преобразователях с разверткой каналов по напряжению.

Предмет изобретения

Реверсивный счетчик в коде Грея, содержащий регистр из триггеров со счетным входом,

триггер четности и управляющие схемы совпадения, отличающийся тем, что с целью уменьшения ошибок при считывании информации в процессе счета, стабилизации ц,агр.зки.,.для источника входных -импульсоб упрощения

схемы при большом числе разрядов, счетный вход каждого триггера регистра соединен с выходом схемы совпадения предыдущего разряда, один вход которой подключен к единичному выходу триггера одноименного разряда,

второй - к отводу от выхода предыдущей секции линии сквозного переноса, состоящей из последовательно соединенных и параллельно управляемых от одноименных триггеров регистра вентилей, а третий - к выходу схемы совпадения для четных входных импульсов, соединенной с единичным выходом триггера четности; счетный вход триггера первого разряда соединен с выходом схемы совпадения для нечетных входных импульсов, один вход которой подключен к нулевому выходу триггера четности, счетный вход которого соединен через линию задержки и схему «ИЛИ со входом счетчика и входом реверса.

Iл1П (Л

-гП -t-rKl--TlJif

IT I л Xt

иг1 1/31