СЧЕТЧИК В ЦИКЛИЧЕСКОМ КОДЕ Советский патент 1969 года по МПК H03K21/40 

Изобретение предназначено для использования в устройствах автоматики и вычислительной техники.

Известные счетчики требуют значительного дополнительного оборудования для контроля счета и дешифрации.

Предлагаемая схема состоит из минимального числа однотипных элементов, работа ощих в одинаковых режимах. При этом каждая однократная ошибка счета обнаруживается.

Счетчик содержит логические схемы , «ИЛИ, входы которых соединены с выходами триггера четкости и дешифратора соответственно четный с нечетным и нечетный с четным. Выходы схем «И подключены к схеме «ИЛИ, выход которой является выходом сигнала ошибки.

На чертеже изображена схема предлагаемого прибора.

Здесь TI, Г,, Тз - счетные триггерные разряды; Го - триггер четносги; В - вентили; Д - дешифратор; «И - схемы совпадения; «ИЛИ - схемы сборки импульсов.

Счетчик работает следуюш.им образом.

Дополнительный триггер осуш,ествляет начальный сдвиг четных входных импульсов на полпериода низшего разряда Т счетчика. Каждый разряд счетчика в процессе работы чередует поступаюшие на его вход четные и

нечетные импульсы. Нечетные импульсы поступают на вход следуюшего разряда, четные приходят на вход последуюших разрядов. Таким образом, каждый последующий разряд переключается только от нечетного импульса предыдущего. Дополнительный триггер переключается каждым входным импульсом и чередует их также, как и счетные триггеры. Нечетные импульсы переключают первый разряд, четные - остальные .последующие. Эта особенность схемы используется для преобразования импульсов в циклический код и для обнаружения ошибок счета.

Обнаружение ошибок счета осуществляется на выходе схемы.

Сигналы с четных выходов дешифратора поступают на совпадение с нечетными входными импульсами, сигналы с нечетных выходов дешифратора - с четными входными импульсами. При сбое, когда от четного входного импульса выдается сигнал с нечетного выхода дешифратора или от нечетного импульс-а - четный сигнал, соответствующая схема совпадения выдает на общий выход сигнал ошибки счета.

Предмет изобретения

тем, что, с целью обнаружения ошибок счета, и дешифрации, он содержит логические схемы «И, «ИЛИ, входы которых соединены с выходами триггера четности и дешифратора

соответственно четный с нечетным и нечетный с четным, выходы схем «И подключены к схеме «ИЛИ, выход которой является выходом сигнала ошибки.

ifcm.,,0 о