Устройство для вычисления симметрических булевых функций Советский патент 1991 года по МПК G06F7/00 

27

(Л

С

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в ЭВМ, интерпретирующих программу, написанную на языке высокого уровня. Цель изобретения - .повышение быстродействия устройства. Устройство содержит четыре информационных входа 1-4 , узел 5 формирования управляющих сигналов с четырьмя выходами 6-9, пять настроечных входов 10-14, три элемента 15-17 равнозначности, три элемента НЕ 18-20, пять элементов И 21-25, элемент ИЛИ 26. На информационные входы устройства подается входной набор переменных и в зависимости от кода настройки устройство позволяет вычислить любую симметрическую функцию четырех переменных. 2 ил. 1 табл.

1011 КПП

о со

со

о

ю

Фиг.г

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в ЭВМ, интерпретирующих программу, написанную на языке высокого уровня.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 представлена структурная схема устройства для вычисления симметрических булевых функций; на фиг.2 - функциональная схема узла форрмирова- ния управляющих сигналов.

Устройство (фиг.1) содержит четыре информационных входа 1-4, узел 5 формирования управляющих сигналов, четыре выхода 6-9 узла формирования управляющих сигналов, пять настроечных входов 10- 14, три элемента 15-17 равнозначности, три элемента НЕ 18-20, пять элементов И 21- 25, элемент ИЛИ 26 и выход 27.

Узел формирования управляющих сигналов (фиг.2) включает шесть элементов И 28-33, три элемента 34-36 запрета и три элемента ИЛИ 37-39.

Устройство работает следующим образом.

На настроечные входы 10-14 устройства поступает код КтКаКзК Кв, управляющий выборкой одной из фундаментальных симметрических функций (СФ), а на его информационные входы 1-4 - входной набор переменных Х-|Х2ХзХ4. Известно, что значение СФ определяется-ее индексом ai (это фундаментальная СФ), либо множеством ее индексов ai, 32, ... (это производная СФ). Производная СФ от п переменных может быть выражена дизъюнкцией фундаментальных СФ, т.е.:

Hn(ai,32,...) Hn(ai) + НГ1(Э2) + ...

На выходах элементов 15-17 равнозначности формируются соответственно функции:

R3 XiX2 + XiX2;

R4 ХзХ4 + ХзХ4,

R6 XiX4 + XiX4,

на выходах элементов НЕ 18-20 - соответственно функции:

Rl R3 XlX2 + XlX2, R2 R4 ХзХ4 + ХЗХ4;

Rg R6 XiX4 + XiX4.

Узел формирования управляющих сигналов (фиг.2) реализует на выходах 6-9 управляющие сигналы Ui,...,U4, причем

,1,X4,X4};

U2 {0,1}:

U3 {0,1,Xi,Xi};

U4 {0,1,X4,X4}.

На выходах элементов И 21-25 формируются соответственно функции: Yi RiR4Ut;

Y2 RiR2t 2; Y3 R2R3U3;

Y4 R3R4R5U2,1

Y5 RsR4R6U4,

а на выходе элемента ИЛИ 26 - результирующая функция

Y - Yi + Y2 + Y3 + Y4 + Ys.

Реализуемые устройством симметрические булевы функции в зависимости от ко- 0 дов настройки представлены в таблице настроек.

Пусть, например, требуется реализовать функцию Y Н(0,3):

Y - Н(0,3) Н(0) + Н(3) Х1Х2ХзХ4 + 5 XiX2XsX4 + XiX2XsX4 + XiX2XsX4 + XiX2XaX4.

Для реализации такой функции на на- стр ечные входы 10-14 необходимо подать код 01001, тогда на выходах 6-9 узла формирования управляющих сигналов будут сфоо- 0 мированы сигналы: Ui Хч; Ite 0; 1)з Xi; IU- Х4. С учетом этих сигналов на выходах элементов И 21-25 будут сформированы соответственно функции:

Yi X1X2X3X4 + X1X2X3X4; 5 Y2 0;

Ys X1X2X3X4 + X1X2X3X4;

Y4 0;

Y5 XiX2XsX4.

На выходе 27 устройства будет сформи- 0 рована результирующая функция

Y Yi + Y2 + Ys + Y4 + YB Н(0,3).

Формула изобретения

Устройство для вычисления симметри- 5 ческих булевых функций, содержащее пять элементов И и элемент ИЛИ, выход которого является выходом устройства, выход k-ro элемента И соединен с k-м входом элемента ИЛИ (k 1,5), отличающееся тем, что, 0 с целью повышения быстродействия, оно содержит три элемента равнозначности, три элемента НЕ и узел формирования управляющих сигналов, k-й настроечный вход которого соединен с k-м настроечным вхо- 5 дом устройства, первый информационный вход которого соединен с первыми входами первого и второго элементов равнозначности и первым информационным входом узла формирования управляющих сигналов, вто- 0 рой информационный вход которого соединен с вторым входом второго элемента равнозначности, вторым информационным входом устройства и первым входом третьего элемента равнозначности, выход кото- 5 рого соединен с входом первого элемента НЕ и первыми входами первого, второго и третьего элементов И, второй вход последнего из которых соединен с выходом второго элемента равнозначности и входом второго элемента НЕ, выход которого соединен с вторым входом второго элемента И,

третий вход которого соединен с третьим входом третьего элемента И, первым входом Четвертого элемента И, выходом первого элемента равнозначности и входом третьего элемента НЕ, выход которого соединен с вторым входом первого элемента И и первым входом пятого элемента И, второй вход которого соединен с выходом первого элемента НЕ и вторым входом четвертого элемента И, третий вход которого соединен с первым выходом узла формирования управляющих сигналов, второй выход которо0

го соединен с третьим входом пятого элемента И и четвертым входом второго элемента И, третий вход первого элемента И соединен с третьим выходом узла формирования управляющих сигналов, четвертый выход которого соединен с четвертым входом третьего элемента И, третий и четвертый информационные входы устройства соединены соответственно с вторым входом первого элемента равнозначности и вторым входом третьего элемента равнозначности.

Фиг. I