ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2011 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2248034, кл. G06F 7/38, 2005 г.), которые содержат мажоритарные элементы и реализуют любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов х₁, х₂, x₃, x₄∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006 г.), который содержит мажоритарные элементы и реализует любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов х₁, х₂, х₃, х₄∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит семь мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем шесть мажоритарных элементов и подключенном первым, вторым, четвертым информационными и первым настроечным входами соответственно к второму, третьему входам первого, третьему входу пятого и первому входу третьего мажоритарных элементов, особенность заключается в том, что второй, третий входы и выход второго мажоритарного элемента соединены соответственно с третьим, четвертым информационными входами логического преобразователя и третьим входом третьего мажоритарного элемента, второй вход и выход которого соединены соответственно с выходом первого мажоритарного элемента и третьим входом шестого мажоритарного элемента, подключенного первым, вторым входами и выходом соответственно к выходам четвертого, пятого мажоритарных элементов и выходу логического преобразователя, первый, второй и третий информационные входы которого соединены соответственно с вторым, третьим входами четвертого и вторым входом пятого мажоритарных элементов, подключенных первыми входами к первому настроечному входу логического преобразователя, второй настроечный вход которого образован объединенными первыми входами первого, второго мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁-1₆, причем объединенные вторые и объединенные третьи входы элементов 1₁, 1₄, объединенные вторые и объединенные третьи входы элементов 1₂, 1₅ образуют соответственно первый и второй, третий и четвертый информационные входы логического преобразователя, подключенного выходом к выходу элемента 1₆, первый, второй и третий входы которого соединены соответственно с выходами элементов 1₄, 1₅ и 1₃, подключенных первыми входами к первому настроечному входу логического преобразователя, второй настроечный вход которого образован объединенными первыми входами элементов 1₁, 1₂, подключенных выходами соответственно к второму, третьему входам элемента 1₃.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый - четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x₁-x₄∈{0,1} и f₁,f₂∈{0,1}. На выходе мажоритарного элемента имеем a_k1#a_k2#a_k3=a_k1a_k2∨a_k1a_k3, где a_k1,a_k2,a_k3 и #, ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, если на первом входе элемента 1_k присутствует «1» либо «0», то этот элемент будет выполнять операцию a_k2∨a_k3 либо a_k2a_k3. Таким образом, на выходе предлагаемого преобразователя получим

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов x₁, x₂, x₃, x₄∈{0,1}, и обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на один мажоритарный элемент меньше, чем в аппаратурном составе прототипа.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Логический преобразователь содержит шесть мажоритарных элементов, четыре информационных входа, два настроечных входа. 1 ил.

Логический преобразователь для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий шесть мажоритарных элементов и подключенный первым, вторым, четвертым информационными и первым настроечным входами соответственно к второму, третьему входам первого, третьему входу пятого и первому входу третьего мажоритарных элементов, отличающийся тем, что второй, третий входы и выход второго мажоритарного элемента соединены соответственно с третьим, четвертым информационными входами логического преобразователя и третьим входом третьего мажоритарного элемента, второй вход и выход которого соединены соответственно с выходом первого мажоритарного элемента и третьим входом шестого мажоритарного элемента, подключенного первым, вторым входами и выходом соответственно к выходам четвертого, пятого мажоритарных элементов и выходу логического преобразователя, первый, второй и третий информационные входы которого соединены соответственно с вторым, третьим входами четвертого и вторым входом пятого мажоритарных элементов, подключенных первыми входами к первому настроечному входу логического преобразователя, второй настроечный вход которого образован объединенными первыми входами первого, второго мажоритарных элементов.