ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2014 года по МПК G06F7/57 

Описание патента на изобретение RU2518669C1

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые содержат мажоритарные элементы и с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций τ1=x1∨x2∨x3∨x4, τ2=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, τ3=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, τ4=x1x2x3x4, зависящих от четырех аргументов - входных двоичных сигналов x1, x2, x3, x4∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит семь мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2417404, кл. G06F7/57, 2011 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из четырех простых симметричных булевых функций τ1=x1∨x2∨x3∨x4, τ2=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, τ3=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, τ4=x1x2x3x4, зависящих от четырех аргументов - входных двоичных сигналов x1, x2, x3, x4∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит шесть мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем пять мажоритарных элементов и подключенном первым, вторым информационными входами соответственно ко второму, третьему входам первого мажоритарного элемента, выход которого соединен со вторым входом третьего мажоритарного элемента, подключенного первым входом к первому входу четвертого мажоритарного элемента и первому настроечному входу логического преобразователя, особенность заключается в том, что первый, второй и третий информационные входы логического преобразователя соединены соответственно с первым, вторым входами второго и объединенными третьими входами второго, третьего мажоритарных элементов, четвертый информационный и первый, второй настроечные входы логического преобразователя подключены соответственно к третьему входу четвертого и первым входам первого, пятого мажоритарных элементов, а выходы второго, третьего, четвертого и пятого мажоритарных элементов соединены соответственно со вторыми входами четвертого, пятого, третьим входом пятого мажоритарных элементов и выходом логического преобразователя.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 15, причем объединенные второй вход элемента 11, первый вход элемента 12, объединенные третий вход элемента 11, второй вход элемента 12, объединенные третьи входы элементов 12, 13 и объединенные первые входы элементов 11, 13, 14 образуют соответственно первый, второй, третий информационные и первый настроечный входы логического преобразователя, а выходы элементов 1i ( i = 1,3 ¯ ) и 14 соединены соответственно со вторым входом элемента 1i+2 и третьим входом элемента 15, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического преобразователя, четвертый информационный вход которого соединен с третьим входом элемента 14.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x1, …, x4∈{0,1} и сигналы f1, f2∈{0,1} константной настройки. На выходе мажоритарного элемента 1k ( k = 1,5 ¯ ) имеем Maj(a k1, a k2, a k3)=ak1 ak2ak1 ak3, где ak1, ak2, ak3 и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 15 определяется выражением

Z = ( x 1 * f 1 x 2 * f 1 x 3 ) * f 2 ( x 4 * f 1 ( x 1 x 2 x 1 x 3 x 2 x 3 ) ) ,

где

* f q = {   п р и   f q = 1   п р и   f q = 0   ( q = 1,2 ¯ ) .

Таким образом, на выходе предлагаемого преобразователя получим

Z = { x 1 x 2 x 3 x 4 x 1 x 2 x 1 x 3 x 2 x 3 = x 1 x 2 x 3 x 4   п р и   f 1 = f 2 = 1 ( x 1 x 2 x 3 ) ( x 4 x 1 x 2 x 1 x 3 x 2 x 3 ) = = x 1 x 2 x 1 x 3 x 1 x 4 x 2 x 3 x 2 x 4 x 3 x 4   п р и   f 1 = 1, f 2 = 0 x 1 x 2 x 3 x 4 ( x 1 x 2 x 1 x 3 x 2 x 3 ) =                    = x 1 x 2 x 3 x 1 x 2 x 4 x 1 x 3 x 4 x 2 x 3 x 4   п р и   f 1 = 0, f 2 = 1 x 1 x 2 x 3 x 4 ( x 1 x 2 x 1 x 3 x 2 x 3 ) = x 1 x 2 x 3 x 4   п р и   f 1 = f 2 = 0

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из четырех простых симметричных булевых функций τ1=x1∨x2∨x3∨x4, τ2=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, τ3=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, τ4=x1x2x3x4, зависящих от четырех аргументов - входных двоичных сигналов x1, x2, x3, x4∈{0,1}, и обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на один мажоритарный элемент меньше, чем в аппаратурном составе прототипа.

Похожие патенты RU2518669C1

название год авторы номер документа
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2009
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
  • Кузнецов Игорь Алексеевич
RU2417404C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2281545C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2003
  • Андреев Д.В.
RU2248034C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2005
  • Андреев Дмитрий Васильевич
  • Андреева Людмила Сергеевна
RU2286594C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2019
  • Андреев Дмитрий Васильевич
RU2718209C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2011
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
RU2440601C1
УСТРОЙСТВО СОРТИРОВКИ ДВОИЧНЫХ ЧИСЕЛ 2007
  • Андреев Дмитрий Васильевич
RU2383052C2
УСТРОЙСТВО КОРРЕКЦИИ ОШИБОК С РАСШИРЕННЫМ НАБОРОМ РЕШАЮЩИХ ПРАВИЛ 1998
  • Копытов В.В.
  • Малофей О.П.
  • Малофей А.О.
  • Малофей Ю.О.
  • Царев Д.Б.
RU2152129C1
Устройство для вычисления симметрических булевых функций 1990
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
  • Лазаревич Эдуард Георгиевич
  • Лазаревич Юрий Эдуардович
SU1748149A1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2015
  • Андреев Дмитрий Васильевич
RU2585725C1

Реферат патента 2014 года ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Устройство предназначено для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит пять мажоритарных элементов. 1 ил.

Формула изобретения RU 2 518 669 C1

Логический преобразователь, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий пять мажоритарных элементов и подключенный первым, вторым информационными входами соответственно ко второму, третьему входам первого мажоритарного элемента, выход которого соединен со вторым входом третьего мажоритарного элемента, подключенного первым входом к первому входу четвертого мажоритарного элемента и первому настроечному входу логического преобразователя, отличающийся тем, что первый, второй и третий информационные входы логического преобразователя соединены соответственно с первым, вторым входами второго и объединенными третьими входами второго, третьего мажоритарных элементов, четвертый информационный и первый, второй настроечные входы логического преобразователя подключены соответственно к третьему входу четвертого и первым входам первого, пятого мажоритарных элементов, а выходы второго, третьего, четвертого и пятого мажоритарных элементов соединены соответственно со вторыми входами четвертого, пятого, третьим входом пятого мажоритарных элементов и выходом логического преобразователя.

Документы, цитированные в отчете о поиске Патент 2014 года RU2518669C1

ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2009
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
  • Кузнецов Игорь Алексеевич
RU2417404C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2281545C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2003
  • Андреев Д.В.
RU2248034C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2008
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
  • Кузнецов Игорь Алексеевич
RU2393527C2
Строительная смесь 1977
  • Миняйло Андрей Иванович
  • Дворядкина Ольга Филипповна
SU655676A1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1

RU 2 518 669 C1

Авторы

Андреев Дмитрий Васильевич

Гринберг Исаак Павлович

Кузнецов Игорь Алексеевич

Носов Сергей Борисович

Даты

2014-06-10Публикация

2013-02-01Подача