Цифровой синтезатор частот Советский патент 1991 года по МПК H03L7/18 

б

Изобретение огносится к радиотехнике. Целью изобретения является повышение быстродействия. Цифровой синтезатор частот содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления, частотно-фазовый детектор 3. опорный генератор 4, делитель 5 частоты с фиксированным коэффициентом деления, генераторы 6 и 9 тока, токовые ключи 7 и 10, фильтр 8 нижних частот, бток 11 памяти, блок 12 сравнения кодов, формирователь 13 импульса записи, элементы ИЛИ 14 и 15 При переключении на новую частоту на первом выходе блока 12 формируется сигнал неравнозначности за счет сравнения кодов новой и старой частот. В зависимости от того, больше или меньше новый код, через элементы ИЛИ 14 и 15 поступают импульсы на управляющий вход токового ключа 7 или 10. Поставленная цель достигается за счет того, что при переключении частот, не ожидая цикла счета делителя 2, происходит перестройка управляемого генератора 1 в нужном направлении за счет форсированного управления ключами 7 и 10 1 ил

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и контрольно-измерительной аппаратуре.

Цель изобретения - повышение быстродействия.

На чертеже представлена структурная электрическая схема цифрового синтезатора частот.

Цифровой синтезатор частот содержит управляемый генератор 1, делитель 2 с переменным коэффициентом деления (ДПКД), частотно-фазовый детектор (ЧФД) 3, опорный генератор 4, делитель 5 частоты с фик- сированным коэффициентом деления (ДФКД), первый генератор 6 тока, первый токовый ключ 7, фильтр 8 нижних частот, второй генератор 9 тока, второй токовый ключ 10, блок 11 памяти, блок 12 сравнения кодов, формирователь 13 импульса записи, первый элемент ИЛИ 14, второй элемент ИЛИ 15.

Цифровой синтезатор частот работает следующим образом.

В режиме синхронизма на выходах ЧФД 3 формируются короткие импульсы, практически совпадающие один с другим во времени, Эти импульсы проходят через первый элемент ИЛИ 14 на первый токовый ключ 7, а через второй элемент ИЛИ 15 - на второй токовый ключ 10, которые открываются на короткое время и осуществляют почти одновременный заряд - разряд емкости фильтра 8 так, что управляющее напряжение на выходе фильтра 8 почти не меняется. При этом в ДПКД 2, блок 11 памяти и блок 12 сравнения по управляющему входу записан один и тот же код управления частотой.

При переключении на другую частоту на управляющий вход блока 12 сравнения поступает новый код. 8 результате сравнения старого кода с блока 11 памяти и нового кода на первом выходе блока 12 сравнения формируется сигнал неравнозначности, который поступает на вход формирователя 13, на выходе которого образуется импульс, который поступает на вход сброса ДПКД 2, ДФКД 5 и разрешения записи нового кода в блок 11 памяти. Сигнал неравнозначности пропорционален разности кодов, т,е,

Д I Эбп-Эн I ,

где абп - код, находящийся в блоке 11 памяти;

ан - новый код;

Л- код, соответствующий величине сигнала неравнозначности.

В зависимости от того, больше или меньше новый код, с второго или третьего

выхода блока 12 сравнения соответственно через первый или второй элемент ИЛИ 14, 15 поступает импульс на управляющий вход первого или второго токового ключа 7, 10. Соответствующий токовый ключ открывается на время, равное длительности выходного импульса формирователя 13, и происходит форсированный заряд или разряд емкости фильтра 8, что вызывает прину- 0 дительную перестройку управляемого генератора 1 в нужном направлении. Время срабатывания первого или второго токового ключа 7, 10 равно длительности импульса с выхода формирователя 13. которое опреде- 5 ляется величиной сигнала неравнозначности. По окончании выходного импульса формирователя 13 на выходе блока 11 памяти формируется новый код, который поступает на блок 12 сравнения. В результате на 0 первом выходе блока 12 сравнения формируется сигнал равнозначности, а на втором и третьем выходах-сигналы, разрешающие прохождение через первый и второй элементы ИЛИ 14, 15 импульсов управления с 5 соответствующих выходов ЧФД 3. Одновременно ДПКД 2 и ДФКД 5 начинают новый счет входных импульсов, и происходит обычная работа цифрового синтезатора частот в состоянии,близком к синхронизму. Q Таким образом, сразу как только поступит команда на переключение частот (новый коде входа управления цифрового синтезатора частот), не ожидая окончания цикла счета ДПКД 2, происходит перестройка уп- 5 равляемого генератора 1 в нужном направлении, Причем форсированное управление первым и вторым токовыми ключами 7, 10 происходит при любой расстройке.

Цифровой синтезатор частот позволяет 0 при простой схемной реализации увеличить быстродействие, особенно в случаях небольших изменений управляющего кода. Формула изобретения Цифровой синтезатор частот, содержа- 5 щий последовательно соединенные опорный генератор, делитель частоты с фиксированным коэффициентом деления и частотно-фазовый детектор, последовательно соединенные первый генератор тока, 0 первый токовый ключ, фильтр нижних частот, управляемый генератор и делитель частоты с переменным коэффициентом деления, выход которого подключен к второму входу частотно-фазового детектора, 5 последовательно соединенные второй генератор тока, и второй токовый ключ, выход которого подключен к входу фильтра нижних частот, а также первый и второй элементы ИЛИ, отличающийся тем, что, с целью повышения быстродействия, введены последовательно соединенные формирователь импульса записи, блок памяти и блок сравнения кодов, первый выход которого подключен к кодовому входу формирователя импульса записи, выход которого соединен с входом сброса делителя частоты с переменным коэффициентом деления и с входом сброса делителя частоты с фиксированным коэффициентом деления, второй выход блока сравнения кодов подключен к первому входу первого элемента ИЛИ, второй вход и выход которого соединены соот- ветственно с первым выходом

0

частотно-фазового детектора и с управляющим входом первого токового ключа, третий выход блока сравнения кодов подключен к первому входу второго элемента ИЛИ, второй вход и выход которого соединены соот- ветственно с вторым выходом частотно-фазового детектора и с управляющим входом второго токового ключа, управляющие входы делителя частоты с переменным коэффициентом деления, блока сравнения кодов и блока памяти объединены и являются управляющим входом цифрового синтезатора частот.