Формирователь группового сигнала Советский патент 1991 года по МПК H04L25/40 

(Л

С

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости при заданной пиковой мощности группового сигнала. Формирователь группового сигнала содержит генератор 1 сигналов Уолша, первый и второй блоки 2 и 8 перемножителей, первый и второй сумматоры 3 и 9, пиковый детектор 4, блок 5 вы

о

00

со о

VJ

борки и хранения, аналоговый делитель 6 и регистр памяти,. Цель достигается тем, что на выходе формируются групповые сигналы с постоянной пиковой мощностью за счет умножения канальных сигналов на коэффиИзобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации.

Цель изобретения - повышение помехоустойчивости при заданной пиковой мощ- ности группового сигнала.

На фиг. 1 изображена структурная электрическая схема предложенного формирователя; на фиг. 2 - временная диаграмма,

Формирователь группового сигнала со- держит генератор 1 сигналов Уолша, первый блок 2 п«ремножителей, первый сумматор 3, пиковый детектор 4, блок 5 выборки и хранения, аналоговый делитель б, регистр 1 памяти, второй блок 8 перемножи- телей и второй сумматор 9,

Первый блок перемножителей содержит элементы 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, аналоговые ключи 11 и аналоговый инвертор 12,

Второй блок перемножителей содержит элементы 13 ИСКЛЮЧАЮЩЕЕ ИЛИ, аналоговые ключи 14 и аналоговый инвертор 15.

Формирователь работает следующим образом.

Устройство синхронизации (не показано) вырабатывает импульсные последовательности Такт 1, Такт 2, ТактЗ (фиг. 2 а, б, в). Под действием последовательности Такт 1 генератор 1 сигналов Уолша вырабатывает периодические (с периодом Т) сигналы, представляющие собой инвертированные логические эквиваленты функции Уолша. В логическом эквиваленте функции Уолша, логическому О ставится в соответствие значение функции Уолша, равное минус 1, а логической 1 ставится в соответствие значение функции Уолша, равное 1.

Генерируемые генератором 1 сигналы поступают на входы элементог 10 ИСКЛЮЧАЮЩЕЕ ИЛИ. На выходе элементов 10 имеем логические эквиваленты функции Уолша или их инвертированные логические эквиваленты в зависимости от передавав- мой информации (1 или О) на входах 1, 2 16. Эти эквиваленты поступают на управляющие входы ключей 11 и преобразуются на их выходах в сигналы, соответствующие функции Уолша с ямпл

циент, обратно, пропорциональный корню из пиковой мощности группового сигнала, получаемого при фиксированной амплитуде канальных сигналов. 2 ил.

тудой иг и -Uz, если на выходе ключа 11 - логический эквивалент Лункции Уолша, и соответствующие инверсии функции Уолша с теми же амплитудами, если на входе ключа 11 - инвертированный логический эквивалент функции Уолша.

Таким образом осуществляется операция перемножения функции Уолша Wal(i-1, t/T) на переменные В|, соответствующие элементам двоичного сообщения. Для создания напряжения - Uz на входах ключей 11 служит инвертор 12, Сумматор 3 суммирует амплитуды сигналов, поступающие с выходов всех 16 ключей 11 на его входы, и выдает на своем выходе групповой сигнал Z(t) (фиг. 2 г).

Z(t) 2 BiWal(l-1,t/T),

I 1

где BI принимает значение Uz или -Uz в зависимости от того, подается по l-му каналу 1 или О.

Сигнал Z(t) поступает на вход пикового детектора 4, который за время между двумя импульсами сброса последовательности Такт 3 выдает на своем выходе максимальный модуль Ux амплитуды сигнала Z(t).

В момент времени Т под управлением импульса стробирования последовательности Такт 2 значение Ux напряжения на выходе пикового детектора 4 запоминается блоком 5 выборки-хранения и сохраняется на его выходе до прихода следующего импульса стробирования (фиг. 2 д), т.е. до момента времени 2Т.

Напряжение Ux подается далее на вход аналогового делителя 6, на входе делимого которого постоянно присутствует фиксированное отрицательное напряжение . Напряжение на выходе делителя б равно

.Ј

С помощью инвертора 15 напряжение Uy преобразуется в напряжение той же величины, но с противоположным знаком , Uy и Uy1 прикладываются к аналоговым входам ключей 14.

По переднему фронту импульса последовательности Такт 2 происходит запись передаваемой информации в регистр 7 памяти и одновременно запись пикового значения Ux группового сигнала на выходе детектора 4 в блок 5 выборки-хранения.

Изменение передаваемой информации на входе формирователя происходит по спаду импульсов Такт 2.

Далее импульсом последовательности Такт 3 происходит сброс пикового детектора 4.

Работа блока 8 перемножителей аналогична работе блока 2 перемножителей за исключением того, что на аналоговые входы ключей 14 подаются напряжения Uy и Uy. На выходе сумматора 9, таким образом, формируется выходной сигнал ZBbix(t) (фиг. 2е)

2выхМ- 2 BiWal(i-1,t/T), I 1

где Bi принимает значение Uy и Uy в зависимости от того, передается по 1-му каналу Г или О.

Работа формирователя группового сигнала направлена на то, чтобы модуль максимальной амплитуды каждого группового сигнала ZBbtx(t) был максимально возможным при заданной пиковой мощности А, т.е равен VA . Это достигается оптимальной подстройкой напряжений Uy w Uy1, определяющих амплитуду сигналов на выходе клю чей 11

Таким образом, предлагаемый формирователь группового сигнала позволяет

повысить помехоустойчивость передачи двоичной информации при заданной пиковой мощности группового сигнала. Формула изобретения Формирователь группового сигнала содержащий генератор сигналов Уолша, выходы которого соединены с первыми входами первого блока перемножителеи, выходы которого соединены с входами первого сумматора, отличающийся тем, что, с целью

повышения помехоустойчивости при заданной пиковой мощности группового сигнала, введены регистр памяти, второй блок перемножителей, второй сумматор, аналоговый делитель, блок выборки и хранения и пиковыи детектор, выход которого соединен с входом блока выборки и хранения, выход которого соединен с входом аналогового делителя, выход которого соединен с третьими входами второ.о блока перемножителей,

первые входы которого подключены к соответствующим первым входам первого блока перемножителей, вторые входы которого подключены к соответствующим входам регистра памяти, выходы которого соединены

с вторыми входами второго блока перемножителей, выходы которого соединены с входами второго сумматора, при этом выход первого сумматора подключен к входу пикового детектора.

Фиг.2