(Л
с
название | год | авторы | номер документа |
---|---|---|---|
ПЕЛЕНГАЦИОННЫЙ СПОСОБ КОНИЩЕВА ОПРЕДЕЛЕНИЯ ВРЕМЕННОГО ПОЛОЖЕНИЯ ВИДЕОИМПУЛЬСА | 1990 |
|
RU2018860C1 |
Четырехпороговый экстраполяционный способ определения временного положения видеоимпульсов и устройство для его осуществления | 1989 |
|
SU1723561A1 |
Способ измерения временного положения видеоимпульсов | 1989 |
|
SU1698835A1 |
Устройство для определения центра площади амплитудно-модулированных импульсов | 1984 |
|
SU1224788A1 |
Двухпороговый экстраполяционный способ определения временного положения видеоимпульсов | 1988 |
|
SU1596300A1 |
Устройство для определения центра тяжести видеоимпульсов | 1986 |
|
SU1409963A1 |
Способ определения временного положения видеоимпульсов | 1988 |
|
SU1636829A1 |
Устройство для определения центра площади видеоимпульсов | 1987 |
|
SU1492342A1 |
Устройство для определения центра площади квазисимметричных видеоимпульсов | 1987 |
|
SU1492312A1 |
Способ определения относительного уровня измерения временных параметров видеоимпульсов | 1987 |
|
SU1483397A1 |
Изобретение относится к импульс- ной те-хнике и может быть использовано в измерительных устройствах. Цель изобретения - расширение функциональных возможностей за счет определения временного положения максимума не только симметричных, но и несимметричных треугольных видеоимпульсов и обеспечение измерения их амплитуды. Для достижения цели в устройство, содержащее делитель 12 напряжения, компараторы 8,9, элементы 10,11 дифференцирования, элементы НЕ 25, 26, элементы ИЛИ б. триггеры 5, 21-23. сумматоры 30, 33, блок 28 у м- ножемия, элементы 7,39 задержки, группы элементов И 51,, введены генератор 35 линейно изменяющегося
а
Х
х
ее х
напряжения, ключи ,44, пиковые детекторы , триггер 24, инверторы 27,31,3,40,41, блоки 29,36, 37 умножения, блоки 45,46 деления, согласующие усилители 47,48, аналого-цифровые преобразователи 49,50. Работа устройства основана на линейной аппроксимации фронта и спада видеоимпульса по двум точкам, полученным при пересечении опорных напряжений, сформированных на входе и выходе делителя 12. Моменты пересечения выделяются компараторами 8,9 и эле
Изобретение относится к импульс- ной технике и может быть использовано в измерительных устройствах.
Цель изобретения - расширение функциональных возможностей за счет определения временного положения максимума не только симметричных, но и несимметричных треугольных видеоимпульсов и обеспечения измерения их амплитуды.
На чертеже приведена структурная схема устройства.
Устройство содержит шину 1 Старт шину 2 Стоп, входную шину 3, первую шину 4 опорного напряжения, первый триггер 5, первый элемент ИЛИ 6, первый элемент 7 задержки, первый и второй компараторы 8 и 9, первый и второй элементы 10, 11 дифференцирования, делитель 12 напряжения, перт вый, второй, третий, четвертый клю- чи , первый, второй, третий, четвертый пиковые детекторы 17-20, второй, третий, четвертый, пятый триггеры 21-24, первый и второй элементы НЕ 25 и 26, первый инвертор 27, первый и второй блоки 28, 29 умножения, первый сумматор 30, второй инвертор 31, третий инвертор 32, второй и третий сумматоры 33 и 34, генератор 35 линейно изменяющегося напряжения, третий и четвертый блоки 36 и 37 умножения, четвертый сумматор 38, второй элемент 39 задержки, четвертый и пятый инверторы 40 и 41, пятый сумматор 42, второй элемен ИЛИ 43, пятый ключ 44, первый и второй блоки 45 и 46 деления, первый и второй согласующие усилители 47 и 48 первый и второй аналого-цифровые прементами 10,11 дифференцирования. Линейная шкала времени формируется генератором 35. Триггеры 21-24, ключи 13-16
и пиковые детекторы Г/-20 обеспечивают фиксацию напряжений, соответствующих моментам пересечения напряжением входного импульса опорных уровней. Остальные блоки обеспечивают вычисление абсциссы и ординаты точки пересечения двух аппроксимируемых прямых, то есть временного положения максимума треугольного видеоимпульса и его амплитуды. 1 ил.
5
0
0
5 0 5 0 5
I
образователи 49 и 50, первую и вторую группы 51, 52 элементов И, третий элемент ИЛИ 53, первую и вторую выходные шины 54, 55, вторую шину 56 опорного напряжения.
Шина 1 соединена с запускающим входом генератора 35, шина 2 соединена с первым аходом первого элемента ИЛИ бис останавливающим входом генератора 35, выход которого соединен с сигнальными входами ключей 13-16. Входная шина 3 соединена с первыми аходами первого и второго компараторов 8 и 9, шина 4 соединена с вторым входом второго компаратора 9, с первым входом первого блока 28 умножения и с входом делителя 12, выход которого соединен с первым входом второго блока 29 умножения и с вторым входом первого компаратора 8. Выходы первого и второго компараторов 8 и 9 соединены с входами соответственно первого и второго элементов 10 и 11 дифференцирования. Выход второго элемента 11 дифференцирования соединен с единичным аходом третьего триггера 22 и через второй элемент НЕ 26 - с единичным вводом четвертого триггера 23. Выход первого элемента 10 дифференцирования соединен с единичным входом второго триггера 21, а через первый элемент НЕ 25 с единичным входом триггера 24 и входами второго элемента 39 задержки.
Инверсные выходы триггеров 21-24 соединены с управляющими аходами ключей соответственно, выходы которых соединены с сигнальными входами пиковых детекторов 17-20 соответственно, управляющие аходы которых объединены и ГОР дине w с элемента ИЛИ 6. Выход первого пикового детектора 17 соединен г пгрвым входом третьего блона 36 умножения и через первый инвертор 71 - г. первы входом первого сумматора 30- Выход второго пикового детектора 18 соединен с первым входом четвертого блока 37 умножения и через второй инвертор 31 с первым входом второго сумматора 33- Выход третьего пикового детектора 19 соединен с вторыми входами второго сумматорн 33 и четвертого блока 3& умножения. Выход четвертого пикового детектора 20 ссс динен с вторыми входами первого сумматора 30 и четвертого блока 37 умножения. Выход первого сумматора 30 через третий инвертор 32 соединен с первым входом третьего сумматгшя 3- с вторым входом nepsoi о блока умножения. Выход второго сумматора 33 соединен с вторыми входами гре сумматора З 1 и второго блока 29 умножения. Выходы блока 28 и 29 умножения соединены соответственно с первым и вторым входами четвертого сумматора 38, выход которого соединен с входом депимого первого бгика ;(5 деления. Выход третье,о суммчторэ 3 через четвертый инторюр Ц0 соединен с первым входом второго элемента ИЛИ в, второй вход которого сое чинен с выходом пятого ключа ч -t, сигмшьныи вход которого соединен с втьоо1. шк- ной 56, а управляющий вход - с инверсным выходом первого триггера 5. Выход второго элемента ИЛИ 3 соединен с входом делителя блокоз V3, 6 деления. Выходы блоков 36 и 3/ умнож ния, второй напрямую, а первый - через пятый инвертор 1, соединены с входами пятого сумматора 2, выход которого соединен с входом делимого второго блока 6 деления. Выходы блоков 5 и 6 деления через согласующи усилители 7 и 8 соединены с аналого-цифровыми преобразователями k$ и 50, выходы которых соединены поразрядно с первыми входами групп элементов И 51, 52, вторые входы которых объединены и соединены с выходом второго элемента 39 задержки. Выходы группы 52 элементов И соединены поразрядно с выходной шиной 55. Выходы группы 51 элементов И соединены поразрядно с выходной шиной 5 и с входами третьего элемента ИЛИ 53,
0
5
ыход которого соединен с РТОРЬМ мчодом элемента ИЛИ 6, выход когсро- Г 1 соединен с входом первого та 7 задержки и с нулевым РХОДОМ иервбго триггера . Выход лемента 7 задержки соединен с нулевыми входами триггеров . Сумматоры 3, 33, 3, 38, 7 могут быть реализованы в виде двухвходового суммирующего усилителя, реализующего операцию
1 %u - ,
i (
где k - весовой коэффициент, в дальнейшем принятый одинчковым для всех сумматоров. Блоки 28, 24, 36, 37 умножения могут быть реализованы в виде устройства перемножения на квадраторах, реализующих операцию
ивых kЈUB 1 ивх г ,
где k 1/UHOW- одинаков для всех
блоков умножения.
Блоки 5, 6 деления - в виде любой из схем деления, оеализующих операцию
30
U,
еых
, /1 вхс. )
5
0
5
0
5
где k 1 k2 одинаков для всех
rtj октв делеиир . Инвесторы 27, 31, 32, , k - в виде инвертирующего усилителя. Кроме того, ахоЈные цепи триггеров 5, 21-2, эпементов И 51, 52 содержат схемы диодной развязки., аннулирующие импульсы отрицательной полярности, и фильтры низкой частоты (конденсаторы), что обеспечивает их работу в импульсном режиме.
Сущность работы устройства заключается в том, что осуществляется линейная аппроксимация фронта и спада видеоимпульса по двум точкам фронта и спада, получаемым в моменты пересечения последними двух фиксированных порогов измерения, полученные прямые экстраполируются до взаимного пересечения, абсцисса точки пересечения показывает временное положение видеоимпульса, а ордината точки пересечения дает значение амплитуды,
Найдем соотношения, позволяющие определить абсциссу и ординату точки пересечения двух прямых
Уравнение лряиой, проходящей через две точки фронта, может быть представлено в виде:
U (t (UjLI-Mt-t-UUl-I-UUl , t - t,
где t.j,te - моменты времени пересечения фронта с уровнями напряжения U,UU соответственно.
Аналогично уравнение прямой, проходящей через две точки спада:
и (t) ilLi-iMЈ.t.ti.:-tiut r
и&
ч- ь
- моменты времени пересечения спада видеоимпульса с уровнями U и U соответственно.
читывая, что в точке пересечеt/u ординаты одинаковы, запишем:
(U.- , . t,
(Ui JJiit
Ч Ч
откуда
t - ( ttyL t tty)/
t4 - Ц
Ч - t
,,Vg - U U, .t.
4 - t, t - t -tj+t -t
Для треугольных видеоимпульсов зна чение амплитуды - это ордината точки пересечения, которую легко определить, подставляя найденное значение t,0 в уравнение любой из прямых. При этом
и . () х w Ч-Ч ()x
t ) - 44-t,+tt-t4
ш Ui(tj. ) - U(t2 - tz.) , Ч - t, - t3 -H t2
Устройство работает следующим образом.
В исходном состоянии триггеры 5, 21-24 обнулены. Пиковые детекторы 17- 20 обнулены. Единичные уровни с инверсных выходов триггеров замыкают ключи . Единичный уровень с инверсного выхода первого
триггера 5 замыкает пятый клоч М, разрешая поступление опорного напряжения с шины 56 на входы делителя блоков 5 и 6 деления для исключения операции деления на ноль. Гене-
ратор 35 остановлен, и на его выходе - нулевое напряжение. На шину 4 подается значение напряжения второго порогового измерения U2, из которого с помощью делителя 12 форми5 руется значение напряжения первого порога измерения V. Напряжения порогов измерения U и U1 поступают на вторые входы компараторов 9 и 8, на выходах которых из-за отсутствия
0 напряжения на входной шине 3 устанавливается нулевые уровни, а также на первые входы блоков 28 и 29 умноже- ни я,
Устройство запускается импульсом по шине 1, который поступает на запускающий вход генератора 35. Послед ний формирует напряжение вида:
5
U
8ЫХ
kt
л
т.е. шкалу времени.
Напряжение Ueb(K через открытые ключи подается на пиковые детекторы 17-20, которые отслеживают
его значение.
Появление напряжения на выходах пиковых детекторов 17-20 вызывает переходные процессы в связанных с ними элементах, которые не представляют интереса, поскольку приводят только к появлению неиспользованных кодов на выходах аналого-цифровых преобразователей 9 и 50.
При достижении напряжением фронта видеоимпульса , поступающего на входную шину 3, напряжения первого порога измерения на выходе первого компаратора 8 появляется единичный положительный скачок напряжения, из
которого первый элемент 10 дифферен- цирования формирует импульс положительной полярности, который переводит второй триггер 21 в единичное состояние. Импульс отрицательной полярности, появляющийся на выходе элемента НЕ 25, ликвидируется входными цепями триггеров 2k и 23 и элементов И 51, 52. Нулевой уровень с инверс- . ного выхода второго триггера 21 раз
мыкает первый ключ 13, что приводит к фиксации на выходе первого пиково го детектора 17 напряжения kt , где t - момент пересечения фронтом ви- , ,- деоимпульса первого порога измерения.
При достижении напряжением фронта видеоимпульса напряжения второго порога измерения U на выходе второго компаратора 9 появляется единичный ю положительный скачок напряжения, из которого второй элемент 11 дифференцирования формирует импульс положительной полярности, который переводит третий триггер 22 в единичное )5 состояние. Импульс отрицательной полярности с выхода элемента НЕ 26 аннулируется входными цепями четвертого триггера 23. Нулевой уровень с инверсного выхода третьего тригге- 20 ра 22 размыкает второй ключ 1, что приводит к фиксации на выходе второго пикового детектора 18 напряжения kt, где tЈ - момент пересечения фронтом видеоимпульса второго порога 25 измерения.
При пересечении напряжением спада видеоимпульса напряжения второго порога измерения U на выходе второго компаратора 9 появляется единичный отрицательный скачок напряжения, из которого второй элемент 11 дифференцирования формирует импульс отрицательной полярности, который гасите входными цепями третьего триггера 22. Импульс положительной полярности с выхода второго элемента НЕ 26 переводит четвертый триггер 23 в единичное состояние. Нулевой уровень с инверсного выхода четвертого триггера 23 размыкает третий ключ 15, что приводит к фиксации на выходе третьего пикового детектора 19 напряжения ktj, где t - момент пересечения спадом видеоимпульса второго порога 45 измерения.
При пересечении напряжением спада видеоимпульса напряжения }ц первого порога измерения на выходе первого компаратора 8 появляется единич- 50 ный отрицательный перепад напряжения, из которого первый элемент 10 дифференцирования формирует импульс отрицательной полярности, который гасится входными цепями второго триггера 55 21. Импульс положительной полярности с выхода первого -элемента НЕ 26 переводит пятый и первый триггеры 2k и 5 в единичное состояние и поступа30
35
40
ет на вход второго элемента 39 за- , держкй. Нулевой уровень с инверсного выхода пятого триггера 2 размыкает четвертый ключ 16, что приводит к фиксации на выходе четвертого пикового детектора 20 напряжения kt4, где С4 момент пересечения спадом видеоимпульса первого порога измерения. Нулевой уровень с инверсного выхода первого триггера 5 размыкает пятый ключ kk, что обеспечивает поступление ненулевого напряжения на входы делителя блоков k$ и 46 деления только с выхода третьего сумматора 3k.
Дальнейшую работу устройства рассмотрим на момент окончания переходных процессов в его элементах.
Четвертый блок 37 умножения формирует на своем выходе напряжение, пропорциональное произведению напряжений с выходов второго и четвертого пиковых детекторов 18 и 20:
U
6WX-57
k
Vtt4
45
Третий блок 36 умножения формиру- ет на своем выходе напряжение, про- 30 порциональное произведению напряжений с выходов первого и третьего пиковых детекторов 17 и 19
JebfX.36C k Ь2ЬЧС3 )
которое инвертируется пятым инвертором k и подается совместно с напряжением и.,,,, а,на входы пятого суммато. вы эь
ра ч2, на выходе которого формируется напряжение, пропорциональное сумме входных напряжений
,1
ивых.4ге kik
-t.V,
которое подается на вход делимого второго блока 6 деления.
Первый сумматор 30 формирует на своей выходе напряжение, пропорциональное сумме напряжений с выхода четвертого пикового детектора 20 и инвертированного напряжения с выхода первого пикового детектора 17:
U
вых. «о
-k k,(t4 -t,),
которое инвертируется третьим инвертором 32 и подается на второй вход первого блока 28 умножения и на первый вход третьего сумматора 3, на
вто ром входе которого действует напряжение с выхода второго сумматора 33
Wj3 k Мч -Ч ,
что приводит к формированию на выходе третьего сумматора 34 напряжения
U
-k k,(t -t, -t, +t2) 10
ВЫХ. 34которое инвертируется пятым инвертором 40 и через второй элемент ИЛИ 43 подается на вход делителя блоков 45 и 46 деления.
Блок 46 деления формирует на своем выходе напряжение, пропорциональное частному от воздействующих на его входах напряжений
Јi i a 4ti :: -LЈ2L
ивых.4б k k(t4 - t3 + t2T
учетом, что k3 1/kz,
kltlt4 -tLt3)
ивых46 ,-t3+t2)
Блок 28 умножения формирует на своем выходе напряжение
UBb,X.28 -V , а блок 29 умножения
ивых. k k,k2V4 - 1
что приводит к формированию на выходе четвертого сумматора 38 напряжения
U
вых.мГ (t4 -t,) -40
,
которое подается на вход делимого первого блока 45 деления.45
Блок 45 деления формирует на своей выходе напряжение
(t4 itO-Uilta-tz.) U6bix.45 (t4 )
Uz(,)- ()
ч
Усилители 47 и 48 предназначены для согласования выходного динамичес- 55 кого диапазона блоков 45 и 46 деления с входным динамическим диапазоном аналого-цифровых преобразователей 49 и 50. При совпадении динамических диапазонов для рассматриваемого случая коэффициент усиления согласующего усилителя 48 равен , a согласующего усилителя 4 - единице, что позволяет получить на выходе аналого-цифрового преобразователя 50 код временного положения видеоимпульса :
t щ 0 t4 -t1 -t, +tz
а на выходе аналого-цифрового преобразователя 49 - код амплитуды для треугольных и пилообразных видеоимпульсов
U
.i.ti)
ч - tr ч
№
0
5
0
5
40
45
50
5
Импульс с выхода второго элемента ЗЭ задержки, задержанный на максимальное время переходных процессов в элементах устройства, определяемое как суммарное время срабатывания сумматора 30, инвертора 32, блока 28 умножения, сумматора 38, блока 45 деления, согласующего усилителя 48, аналого-цифрового преобразователя 51, считывает коды в ременного положения и амплитуды видеоимпульса с разрядных выходов аналого-цифровых преобразователей 49 и 53 и через группы элементов И 51, 52 выдает их на выходные шины 54Л 55. Импульсы с выхо- , дов группы элемента И 51 объединяются третьим элементом ИЛИ 53, и полученный импульс через первый элемент ИЛИ 6 обнуляет первый триггер 5 и пиковые детекторы Г/-20, а также подается на вход- первого элемента 7 задержки. Импульс с выхода первого эле-1 мента / задержки, задержанный на время обнуления пиковых детекторов 17 20, обнуляет триггеры 21-24.
Устройство готово к измерению временного положения и амплитуды очередного видеоимпульса,
По завершении измерений на шину 2 устройства подается импульс, который останавливает генератор 35, через первый элемент ИЛИ 6 обнуляет первый триггер 5 и пиковые детекторы 17-20, а также через пиковый элемент задержки 7 - триггеры 21-24.
Устройство - в исходном состоянии
Таким образом, устройство позволяет определить положение максимума
I JИ-3 1
и знаменное амплитуды для несимметричных треугольных видеоимпульсов.
Формула изобретения
Устройство для определения временного положения максимума и измерения амплитуды треугольных видеоимпульсов, содержащее делитель напряжения, первый и второй компараторы, первый и второй элементы дифференцирования, первый и второй элементы НЕ, с первого по третий элементы ИЛИ, с первого по четвертый триггеры, первый и второй сумматоры, первый блок умножения, первый и второй элементы задержки, первую и вторую группы элементов И, причем первая шина опорного напряжения соединена с входом делителя напряжения, входная шина соединена с первыми входами первого и второго коипараторов, выходы которых через соответственно первый и второй элементы дифференцирования соединены с входами соответственно первого и второго элементов НЕ, выход делителя напряжения соединен с вторым входом первого компаратора, выход первого элемента НЕ соединен с входом второго элемента задержки, выход которого соединен с первыми входами элементов И первой группы, выходы которых соединены поразрядно с первой выходной шиной и с входами третьего элемента ИЛИ, первые входы второй группы элементов И объединены между собой, выход первого элемента ИЛИ соединен с нулевым входом первого триггера, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности определения временного положения максимума не только симметричных, но и несимметричных треугольных видеоимпульсов и измерения их амплитуды, в него введены генератор линейно изменяющегося напряжения, с первого по пятый ключи, пиковые детекторы с первого по четвертый, пятый триггер, с первого по пятый инверторы, блоки умножения с второго по четвертый, с третьего по пятый сумматоры, первый и второй блоки деления, первый и второй согласующие усилители, первый и второй аналого-цифровые преобразователи, шина Старт соединена с запускающим входом генератора линейно изменяющегося напряжения,шина Стоп
0
0
i
1
0
0
5
0
5
Ч
соединен,) с пгрвим PVM/II элемент) IIПИ и с огтаюп i-n ш-м входом генератора линеен i rvn HIKI щегося напряжения, вых ; котором соединен с сигнальными в од1ми v p вого по четвертый ключей, причем шина опорного напряжения соединена г первым аходом первого блока умн we - ния, выход делителя напряжения соединен с первым входом второго умножения, выходы первого и второго элементов дифференцирования соединены с единичными входами соответственно второго и третьего триггеров, выходы второго и первого элементов НЕ соединены с единичными входами соответственно четвертого и пятого триггеров, выход первого элемента НЕ соединен с единичным входом первого триггера, инверсные выходы с второго по пятый триггеров соединены с управляющими входами соответственно с первого по четвертый ключей, выходы которых соединены с сигнальными входами с первого по четвертый детекторов, управляющие входы которых соединены с выходом первого элемента ИЛИ и с выходом первого элемента задержки, выход котого, т соединен с нулевыми вход ти с второго по пятый триггеров, при этом выход первого пикового детектора соединен с первым входом третьего бьокч умножения и через первый инвертор - с первым входом первого суммэтоол, выход второго пикового детектора соединен с первым входом четвертого блока умножения и через второй инвертор - с первым входом второго сумматора, выход третьего пикового детектора соединен с вторыми входами второго сумматора и третьего блока умножения, выход четвертого пикового детектора соединен с вторыми входами четвертого блока умножения и первого сумматора, выход которого через третий инвертор соединен с первым входом третьего сумматора и с вторым входом первого блока умножения, выход второго сумматора соединен с вторыми входами второго блока умножения и третьего сумматора, выходы первого и второго блоков умножения соединены соответственно с первым и вторым входами четвертого сумматора, выход которого соединен с входом делимого первого блока деления, выход третьего сумматора через четвертый инвертор соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом пятого ключа, сигнальный вход которого соединен с второй шиной опорного напряжения, а управляющий вход - с инверсным выходом первого триггера, выход второго элемента ИЛИ соединен с входами делителя первого и второго блоков деления, выход третьего блока умножения через пятый инвертор соединен с первым входом пятого сумматора , второй вход которого соединен с выходом четвертого блока умножения, а выход соединён с входом делимого второго блока деления, выходы
первого и второго блоков деления че- рез соответственно первый и второй согласующие усилители соединены с
входами соответственно первого и второго аналого-цифровых преобразователей, выходы которых соединены поразрядно с вторыми входами элементов И соответственно первой и второй
,ГРУПП, первые входы элементов И второй группы соединены с выходом второго элемента задержки, а выходы поразрядно соединены с второй выходной шиной, при этом выход третьего элемента ИЛИ соединен с вторым входом первого элемента ИЛИ.
Устройство для анализа формыОдНОКРАТНыХ элЕКТРичЕСКиХ иМпульСОВ | 1979 |
|
SU813323A1 |
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Способ прядения перхлорвинилового волокна | 1949 |
|
SU92312A1 |
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Авторы
Даты
1991-10-30—Публикация
1989-05-03—Подача