Устройство для записи-считывания звуковых сигналов Советский патент 1992 года по МПК G11C11/40 

режимов позволяетуменьшить время доступа к записанной информации путем включения различных режимов работы; ускоренного поиска вперед и назад, панорамы (ускоренного просмотра записанной информации), электронного отката, ускорения и замедления те,мпа воспроизводимой информации с сохранением ее тембральной окраски. Нужные эффекты достигаются специальными алгоритмами управления коэффициентами счета второго 8, третьего 9 и четвертого 27 счетчиков. 1 ил.

Изобретение относится к накоплению информации, а именно к устройствам для цифровой заНиси-воспроизведения речевой информации. Цель изобретения - сокращение времени доступа к информации. Устрой-^\iroIsOо4:^

Изобретение относится к накоплению информации, а именно к устройствам для цифровой записи-,воспроизведения речевой информации.

Известно устройство для цифровой записи-воспроизведения речевых сигналов, содержащее последовательно соединенные кодер, подключенный к шине входного сигнала, блок оперативной динамической памяти и декодер, подключенный выходом к шине выходного сигнала, М-разрядный счетчик строк, выходом старшего разряда соединенный с счетным входом первого счетчика столбцов, и группой из М выходов, подключенный к первой группе входов адресного мультиплексора, подсоединенного второй группой входов к К выходам первого и (N-K) выходам второго счетчиков столбцов, а группой выходов - к адресным входам блока оперативной динамической памяти, подключенного группой входов адреса столбца к группе выходов дешифратора адреса, группой входов подсоединенного к группе входов регистра адреса и к первой группе входов схемы сравнения, подключенной второй группой входов к группе выходов регистра адреса, подсоединенного группой входов к группе выходов счетчика элементов памяти, подключенного счетным входом к выходу.старшего разряда второго счетчика .столбцов, задающий генератор и формирователь управляющих импульсов, подключенный первым выходом к объединенным.тдктосым входам кодера и декодера, вторым выходом - к управляющему входу адресного мультиплексора, третьим выходом к входу выбора адреса строки оперативной динамической памяти, четвертым выходим к счетному входу счетчика строк и пятым выходом к входу стробирования дешифратора адреса.

Известно также устройство Для записисчу1тывания звуковых сигналов, содержащее блок оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора и подсоединенный входом выбора адреса строки к первому выходу формирователя управляющих импульсов, соединенного входом с выходом

коммутатора, первый счётчик, подключенный выходами к первой группе информационных входов мультиплексора, подсоединенного управляющим входом к второму выходу формирователя управляющих импульсов, кодер, декодер, второй и третий счетчики, задающий генератор, блок выбора режимов, элемент И, входную шину звуковых сигналов, первую и вторую входные шины управления и выходную шину звуковую сигналов.

Недостаток известных устройств состоит в невозможности сокращения времени доступа к записанной информации. Это объясняется тем, что период обращения к каждому из элементов памяти определяется неизменным алгоритмом функционирования адресного счетчика, обеспечивающего последовательное обращение к элементам памяти и к каждой, ячейке внутри элемента памяти.

Цель изобретения - ускорение процесса записи воспроизведения.

Поставленная цель достигается тем, что в устройство для записи-считывания звуковых сигналов, содержащее блок оперативной динамической памяти, соединенный адресными входами с выходами мультипле ссора и подсоединенный входом выбора строки к первому выходу формирователя управляющих иипульсов, соединенного входом с выходом коммутатора,, первый счетчик, подключенный выходами к первой группе информационных входов мультиплексора, подсоединенного управляющим входом к второму выходу формирователя управляющих импульсов, кодер, декодер, второй и третий счетчики, задаюЩИЙ генератор, блок выбора режимов, элемент И, входную шину звуковых сигналов, первую и вторую входные шины управления и выходную шину звуковых сигналов, введены первый элемент ИЛИ, подсоединенный nejDBbiM и вторым входами к первому и второму выходам блока выбора режимов и соединенный выходом с управляющим входом коммутатора, подсо1Эдиненного информационными входами к выходам задающего генератора, дополнительный формирователь управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока выбора режимов, подключенный выходом к счетному вхЬду второго счетчика, подсоединенный третьим входог к первой входной шине-управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика, подключенного к второй группе информационных входов мультиплексора, второй элемент ИЛИ, подсоединенный первым и вторым входами к пятому и шестому выходам блока выбора режимов, снабженного соединенной с его управляющим входом входной шиной установки режимов, третийэлемент ИЛИ, подсоединенный первым входом к седьмому выходу блока выбора режимов, дешифратор, соединенный управляющим входом с восьмым выходом блока выбора режимов, подключенный выходами к входам выбора адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя управляющих импульсов, подключенного четвертым выходом к счетному входу первого счетчика и соединенного пятым выходом с тактовым входом кодера и с тактовым входом декодера, который подключен выходом к выходной шине звуковых сигналов и подсоединен информационным входом к выходу -блока о.перативной динамической памяти, соединенного информационным входом с выходом кодера, информационный вход которого подсоединен к входной шине звуковых сигналов, элемент суммирования-вычитания, соединенный первым входом установки режима к девятому выходу блока выбора режимов, четвертый и пятый элементы ИЛИ, подсоединенные геовыми входами к десятому выходу бгохй выбора режима, соединенного одиннадцатым зыходом с первым входом элемента i/, /элемент сравнения, подключенный выходом к первому входу сброса блока режимов, четвертый счетчик, подключенный выходом переноса к второму входу сбросе блока выбора режимов и соединенный счетным входом с одним из выходов второго счетчика, подключенных к третьей группе информационных входов, мультиплексора, генератор плавного диапазона, соединенный выходом с вторым входом элемента И, дифференцирующий элемент подключеннь)й выходом к счетным входам первого, второго и третьего счетчиков, первый регистр, подсоединенный информационными входами к второй входной шине управления, второй регистр, интегра-. тор и детектор кода пауз, причем детектор кода пауз подсоединен информационным

входом и счетным входом соответственно к выходу кодера и к четвертому выходу формирователя управляющих импульсов, подключен выходом к второму входу третьего

элемента ИЛИ и соединен управляющим входом с пятым выходом блока выбора режимой, подключенным к входу разрешения записи блока оперативной динамической памяти, к входу записи второго регистра и к

0 управляющему входу элемента сравнения, подсоединенного первой группой информационных входов к выходам второго регистра, информационные входы которого соединены с информационными выходами

5 четвертого счетчика, подключенными к второй группе информационных входов элемента сравнения, к информационным входам дешифратора и к первой группе информационных входов элемента сумми0 рования-вычитания, который соединен второй группой информационных входов с выходами первого регистра, и подсоединен выходами к информационным входам четвертого счетчика, а вторым входом установки режима к одиннадцатому выходу блока выбора режимов, соединенному с вторым входом четвертого элемента ИЛИ, подключенного выходом к входу записи первого регистра, пятый элемент ИЛИ подсоединен

0 вторым входом к выходу элемента И и соединен выходо(и через интегратор с входом ,параллельной записи четвертого счетчика, подсоединенного входом сброса к выходу дифференцирующего элемента и соединен5 но го входом реверсирования направления счета с вторым выходом блока выбора режимов, подключенным к входам реверсирования направления счета первого и второго счетчиков и к входу реверсирования

0 направления счета третьего счетчика, соединенного счетным входом с одним из выходов первого счетчика и подключенного входом запрещения счета к выходу третьего элемента ИЛИ, выход второго элемента

5 ИЛИ, подключен к входу дифференцирующего элемента, подсоединенного выходом к шестому входу дополнительного формирователя управляющих импульсов.

На .чертеже приведена функциональт

0 ная схема устройства для записи-считывания звуковых сигналов,

Устройство содержит блок 1 оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора 2 и подсоединенный входом выбора адреса строки к первому выходу формирователя 3 управляющих импульсов, соединенного входом с выходом коммутатора 4, первый счетчик 5, подключённый выходами к первой группе информационных

входов мультиплексора 2, подсоединенного управляющим входом к второму выходу формирователя 3 управляющих импульсов, кодер 6, декодер 7, второй 8 и третий 9 счётчики, задающий генератор 10, блок 11 выбора режимов, элемент И 12, входную шину 13 звуковых сигналов, первую 14 и вторую 15 входные шины управления и выходную шину 16 звуковых сигналов.

Устройство содержит также первый элемент ИЛИ 17, подсоединенный первым и вторым входами к первому и второму выходам блока 11 выбора режимов и соединенный выходом с управляющим входом коммутатора 4, подсоединенного информационными входами к выходам задающего генератора 10, дополнительный формирователь 18 управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока 11 выбора режимов, подключенный выходом к счетному входу второго счетчика 8, подсоединенный третьим входом к первой входной шине 14 управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика 9, подключенного к второй группе информационных входов мультиплексора 2.

Второй элемент ИЛИ 19, подсоединен первым и вторым входами к пятому и шестому выходам блока 11 выбора режимов, снабженного соединенной с его управляющим входом входной шиной 20 установки режимов. Третий элемент ИЛИ 21, подсоединен первым входом к седьмому выходу блока 11 выбора режимов, дешифратор 22, соединенный управляющим входом с восьмым выходом блока 11 выбора режимов, подключенный выходами к входам выбора адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя 3 управляющих импульсов. Формирователь 3 управляющих импульсов подключен четвертым выходом к счетному входу первого счетчика 5 и соединен пятым выходом с тактовым входом кодера бис тактовым входом декодера 7, который подключен выходом к выходной шине 16 звуковых сигналов и подсоединен информационным входом к выходу блока 1 оперативной динамической памяти, соединенного информационным входом с выходом кодера 6, информационный вход которого подсоединен к входной шине 13 звуковых сигналов.

Кроме того, устройство содержит элемент 23 суммирования-вычитания, соединенный первым входом установки режима с девятым выходом блока 11 выбора режимов, четвертый 24 и пятый элементы ИЛИ, подсоединенные первыми входами к десятому выходу блока 11 выбора режима, соединенного одиннадцатым выходом с первым входом элемента И 12, элемент 26 сравнения, подключенный выходом к первому входу сброса блока 11 выбора режимов, четвертый счетчик 27 подключенный выходом переноса к второму входу сброса блока 11 выбора режимов и соединенный счетным входом с одним из выходов второго

0 счетчика 8, подключенных к третьей группе информационных входов мультиплексора 2, генератор 28 плавного диапазона, соединенный выходом с вторым входом элемента И 12, дифференцирующий элемент 29 подключенный выходом к счетным входам первого 5, второго 8 и третьего 9 счетчиков, первый регистр 30, подсоединенный информационными входами к второй входной шине 15 управления, второй регистр 31,

0 интегратор 32 и детектор 33 кода пауз.

В предлагаемом устройстве детектор 33 кода пауз подсоединен информационным входом и счетным входом соответственно к выходу кодера 6 и к четвертому выходу формирователя 3 управляющих импульсов, подключен выходом к второму входу третьего элемента ИЛИ 21 и соединен управляющим входом с пятым выходом блока 11 выбора режимов, подключенным к входу разрешения записи блока 1 оперативной динамической памяти, к входу записи второго регистра 31 и к управляющему входу элемента 26 сравнения, подсоединенного пятой группой информационных входов к

5 выходам второго регистра 31, информационные входы которого соединены с информац.ионными выходами четвертого счетчика 27, подключенными к второй группе информационных входов элемента

0 26 сравнения, к информационным входам дешифратора 22, и к первой группе информационных входов элемента 23 суммирования-вычитания.

Последний соединен второй группой

5 информационных входов с выходами первого регистра 30 и подсоединен выходами к информационным входам четвертого счетчика 27, а вторым входом установки режима одиннадцатому выходу блока 11 выбора режимов, соединенному с вторым входом четвертого элемента ИЛИ 24, подключенного выходом к ВКОДУ записи первого регистра 30. Пятый элемент ИЛИ 25 подсоединен вторым входом к выходу элемента И 12 и соединен выходом через интегратор 32 с входом параллельной записи четвертого счетчика 27, подсоединённого входом.сброса к выходу дифференцирующего элемента 29 и соединенного входом реверсирования направления счета с вторым выходом блока

11 выбора режимов, подключенным к входам реверсирования направления счета первого 5 и второго 8 счетчиков к входу реверсирования направления счета третьего счетчика 9, соединенного счетным входом с одним из выходов первого счетчика 5 и подключенного входом запрещения счета к выходу третьего элемента ИЛИ 21. Выход второго элемента ИЛИ 19 подключен к входу дифференцирующего элемента 29, подсоединенного выходом к шестому входу дополнительного формирователя 18 управляющих импульсов.

Устройство работает следующим образом.

В режим Запись с входной шины 20 установки режимов на одноименный вход блока 11 режимов кратковременно подается высокий логический уровень. При этом сигнал логического нуля с пятого выхода блока 11 переводит блок 1 оперативной динамической памяти в режим записи и разрешает работу детектора 33 кода пауз. Одновременно на входы сброса дополнительного формирователя управляющих импульсов 18 первого 5, второго 8, третьего 9 и четвертого 27 счетчиков поступает короткий положительный импульс с шестого выхода блока выбора режимов 11, пройдя через второй элемент ИЛИ 22 и дифференцирующий элемент 29. При этом на третьем и четвертом входах дополнительного формирователя управляющих импульсов 18 устанавливается уровень логического нуля и выход старшего разряда первого счетчика 5 соединяется со счетным, входом второго счетчика 8 через коммутатор дополнительного формирователя управляющих импуль,сов 18.

На выходе кодера 6 формируется цифровой код речевого сигнала, который последовательно заполняет блок 1 оперативной динамической памяти. Последовательное обращение к ячейкам памяти и к каждому элементу памяти обеспечивается формированием адресных и управляющих сигналов. Адресные сигналы поступают через мультиплексор 2 с первого 5, второго 8 и третьего 9 счетчиков. Сигналы управления снимаются с формирователя 3 управляющих импульсов, причем сигналом стробируется дешифратор 22, дешифрирующий адрес текущего элемента памяти, поступающий с четвертого счетчика 27.

При появлении в входном речевом сигнале паузы определенной длительности (например, 200 мс и более) на выходе детектора 33 кода пауз формируется уровень логической единицы,который,воздействуя на вход запрещения счета первого

счетчика 5, приостанавливает обращение к блоку оперативной динамической памяти 1. Тем самым исключаются неинформативные участки речевого сигнала и обеспечивается

более экономное расходование объема памяти при записи.

Перевод устройства в-режим Воспроизведение возможно осуществлять двумя способами.

0 При полном заполнении блока 1 оперативной динамической памяти на выходе переноса четвертого счетчика 27 появляется положительный перепад логических уровней, переводящий соответствующий триггер блока 11 выбора режимов в нулевое состояние и воздействующий на входы сброса дополнительного формирователя 18 управляющих импульсов и первого 5, второго 8, третьего 9 и четвертого 27 счетчиков

0 через второй элемент ИЛИ 19 и дифференцирующий элемент 29. При этом на входе разрешения записи блока 1 оперативной динамической памяти устанавливается высокий логический уровень, одновременно

5 запрещающий функционирование детектора кода пауз 33.

При кратковременной подаче на соответствующий вход блока 11 установки режимов высокого логического уровня

0 осуществляется принудительный (до окончания полного цикла записи) перевод устройства в режим воспроизведения. При этом осуществляется фиксация текущего адреса элемента памяти в втором регистре 31.

5 В цикле воспроизведения при совпадении текущего адреса с адресом, хранящимся в втором регистре 31 срабатывает элемент 26 сравнения и цикл повторяется.

В режиме воспроизведения цифровой

0 код последовательно считывается из блока 1 оперативной динамической памяти и преобразуется в декодере 7 в аналогов 1й сигнал, поступающий на выходную шину звуковых сигналов 16.

5 Перевод диктофона при воспроизведении в один из режимов осуществляется кратковременной подачей высокого логического уровня на соответствующий вход блока 11 выбора режимов.

Режим ускоренного поиска вперед заключается в следующем.

На первом выходе блока 11 выбора режимов появляется высокий логический

5 уровень, переключающий через первый элемент ИЛИ 17 крммутатора 4 так, что на форм.ирователь 3 управляющих импульсов с задающего генератора 10 поступают импульсы с повышенной частотой. При этом увеличивается скорость обращения к блоку

1 оперативной динамической памяти 1 и, следовательно, скорость воспроизведения.

В режиме ускоренного поиска назад высокий логический уровень устанавливается на втором выходе блока 11 выбора режимов 5 и, следовательно, на входах реверсирования первого 5, второго 8, третьего 9 и четвертого 27 счетчиков, что приводит к изменению направления вчета. Ускоренный поиск осуществляется в обратном направ- 10 лении.

Режим замедления темпа воспроизводимой информации заключается в повторении отдельных фрагментов цифрового кода при считывании его из блока 1 оперативной 15 инамической памяти. Длительность этмх фрагментов составляет 20-40 мс, а частота их повторения ,определяется необходимой степенью уменьшения темпа.

При включении режима на третьем вы- 20 ходе блока 11 установки режимов устанавивается уровень логической единицы, включающий Дополнительный формироваель управляющих импульсов 18, который правляет коэффициентом счета второго 25 счетчика 8 таким образом, что происходит повторное обращение к определенным ячейкам памяти элементов памяти блока 1. Изменяя по первой шине 14 управления коэффициент деления дополнительного фор- 30 мирователя управляющих Импульсов 18, можно регулировать степен замедления емпа воспроизводимой информации.

Для воспроизведения информации в реиме ускорения темпа воспроизводимой 35 информации из цифрового кода исключают фрагменты длительностью 20-40 мс, обращаясь при считывании не к всем ячейкам накопительной матрицы блока 1 оперативной динамической памяти.40

При включении режима на четвертом выходе блока 11 выбора режимов устанавивается высокий логический уровень. При том дополнительный формирователь 18 управляющих импульсов обеспечивает такой 45 коэффициент счета второго счетчика 9, что происходит обращение не к всем ячейкам памяти блока 1 памяти. Изменение степени скорения темпа осуществляется по второй исходной шине 15 управления.50

В режиме Останов сигнал логической единицы с седьмого выхода блока выбора режимов 11 поступает через третий элемент ИЛИ 21 на входы запрещения счета третьего счетчика 9. При этом приостанавливает- 55 я считывание цифрового кода из блока 1 памяти, а регенерация информации в его чейках памяти обеспечивается функционированием первого с.четчика 5. Считывание информации возобновится после снятия высокого логического уровня с седьмого выхода блока 11 выбора режимов.

В режиме хранения информации блок 1 оперативной динамической памяти, используемый в диктофоне, является энергозависимым, при снятии питания теряется информация, хранящаяся в ОЗУ. Долговременноехранение информации в блоке памяти ограничено, что связано со значительным потреблением тока, снизить которое можно, переводя ИС динамических ОЗУ в режим Невыбора или хранения информации.

При установке режима высокий логический уровень с восьмого выхода блока 11 выбора режимов поступает на управляющий вход дешифратора 22 и переводит все его выходы в неактивное состояние, обращение к ячейкам памяти блока памяти прекращается.

В режиме отката по второй шине 15 управления производится установка времени отката в виде значения приращения адреса четвертого счетчика 27, которое запоминается в первом регистре 30 при появлении на его входе записи положительного перепада логических уровней, возникающего на десятом выходе блока 11 выбора режимов. Одновременно на первом входе установки режима элемента 23 суммирования-вычитания устанавливается высокий логический уровень, задающий режим вычитания. При этом на входе параллельной записи четвертого счетчика 27 с некоторой задержкой, задаваемой интегратором 32, появляется положительный перепад логических уровней. Состояние четвертого счетчи,ка 27 изменяется на величину приращения текущего адреса элемента памяти, т.е. в элементе 23 суммирования-вычитания осуществляется вычитание из текущего адреса значения его приращения, хранящегося в первом регистре 30. Результат вычитания записывается в четвертый счетчик 27, который обеспечивает повторное обращение к нескольким последним элементам памяти блока 1 оперативной динамической памяти, после чего продолжает функционирование с нормальным коэффициентом счета. При каж-, дом включении режима Откат устройство повторяет последний информационный фрагмент любой заданной длительности.

В режиме Панорама на одиннадцатом выходе блока 11 выбора режимов устанавливается высокий логический уровень, разрешающий работу элемента И 12, на другой вход которого поступают короткие импульсы с генератора плавного диапазона 28. Период повторения-: этих импульсов ределяет длительность воспроизводимых

фрагментов, a шаг просмотра устанавливается на первой входной шине 14 управления, Импульсы с генератора плавного диапазона 28 через элемент И 12,пятый элемент ИЛИ 25 и интегратор 32 поступают на вход параллельной записи четвертого счетчика 27, периодически обеспечивая скачкообразное приращение текущего значения адреса элемента памяти блока 1 оперативной динамической памяти, Воспроизведение информации осуществляется фрагментами, обеспечивая просмотр информации в блоке 1 оперативной динамической памяти.

Формула изобретения Устройство для записи-считывания звуковых сигналов, содержащее блок оперативной ду1намической памяти, соединенный адресными вход&ми с выходами мультиплексора и подсоединенный входом выбора адреса строки к первому выходу формирователя управляющих импульсов, соединенного входом с выходом коммутатора, первый счетчик, подключенный выходами к первой группе информационных входов мультиплексора, подсоединённого управляющим входом к второму выходу формирователя управляющих импульсов, кодер, декодер,, второй и третий счетчики, задающий reHepaTOfi, блок выбора режимов, элемент И, входную щину звуковых сигналов, первую и вторую входные щины управления .и выходную шину звуковых сигналов, о т л и ч а ю щ е е с я тем, что, с целью ускорения процесса записи-воспроизведения, в него введены первый элемент ИЛИ, подсоединенный первым и вторым входами к первому и второму выходам блока вь1бора режимов и соединенный выходом с управляющим входом коммутатора, подсоединенного информационными входами к выходам задающего генератора, дополнительный формирователь управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока выбора режимов, подключенный вы ходом к счетному входу второго счетчика, подсоединенный третьим входом к первой входной шине управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика, подключенного к второй группе информационных входов мультиплексора, второй элемент ИЛИ, подсоединенный первым и вторым входами к пятому и шестому выходам блока выбора режимов, снабженного соединенной с его управляющим входом входной, шиной установки режимов, третий элемент ИЛИ, подсоединенный первым входом к седьмому выходу блока выбора режимов, дешифратор, соединенный управляющим входом с восьмым выходом блока выбора режимов, подключенный выходами к входам выбора

адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя управляющих импульсов, подключенного четвертым выходом к счетному входу первого счетчика и соединенного пятым выходом с тактовым входом кодера и с тактовым входом декодера, который подключен выходом к выходной шине звуковых сигналов и подсоединен информационным входом к выходу блока оперативной динамической памяти, соединенного информационным входом с выходом кодера, информационный вход которого подсоединен к входной шине звуковых сигналов, элемент суммирования-вычитания,

0 соединенный первым входом установки режима к девятому выходу блока вь1бора режимов, четвертый и пятый элементы ИЛИ, подсоединенные первыми входами к десятому выходу блока выбора режимов, соединенного одиннадцатым выходом с первым входом элемента И, элемент сравнения, подключенный выходом к первому входу сброса блока выбора режимов, четвертый счетчик, подключенный выходом переноса к

0 второму входу сброса блока выбора режимов и соединенный счетным входом из выходов второго счетчика, подключенных к третьей группе информационных входов мультиплексора, генератор плавного диапазона, соединенный выходом с вторым входом элемента И, дифференцирующий элемент, подключенный выходом к счетным входам первого, второго и третьего счетчиков, первый регистр, подсоединенный информационными входами к второй входной шине управления, второй регистр, интегратор и детектор кода пауз, причем детектор кода пауз подсоединен информационным входом и счетным входом соответственно к выходу кодера и к четвертому выходу формирователя управляющих импульсов, подключен выходом к второму входу третьего элемента ИЛИ и соединен управляющим входом с пятым выходом блока выбора режимов, подключенным к входу разрешения записи блока оперативной динамической памяти, к входу записи второго регистра и к управляющему входу элемента сравнения, подсоединенного первой

5 группой информационных входов к выходам второго регистра, информационные входы которого соединены с информационными выходами четвертого счетчика, подключенными к второй группе информационных входов элемента сравнения, к

информационным входам дешифратора и к первой группе информационных входов элемента суммирования-вычитания, который соединен второй группой информационных входов с выходами первого регистра, подключен выходами к информационным входам четвертого счетчика и подсоединен входом установки режима к одиннадцатому выходу блока выбора режимов, соединенно, му с вторым входом четвертого элемента ИЛИ, подключенного выходом к входу запири первого регистра, пятый элемент ИЛИ подсоединен вторым входом к выходу элемента И и соединен выходом через интегратор с входом параллельной записи четвертого счетчика, подсоединенного входом сброса к выходу дифференцирующего элемента и соединенного входом реверсирования направления счета с вторым выходом блока выбора режимов, подключенным к входам реверсирования направления счета первого и второго счетчиков и к входу реверсирования направления счета третьего счетчика, соединенного счетным входом с одним из выходов первого счетчика и подключенного входом запрещения счета к выходу третьего элемента ИЛИ, а выход второго элемента ИЛИ подключен к входу дифференцирующего элемента, подсоединенного выходом к шестому входу дополнительного формирователя управляющих импульсов.