Устройство для разделения во времени запросов на запись и чтение данных Советский патент 1993 года по МПК G06F13/00 

но допустимой частоте поступления в него запросов на запись и чтение. Поясняется это следующим.

Обозначим возможную задержку буферного ЗУ, для которого рассматриваемое устройство вырабатывает сигналы управления режимов работы, через ТЗУ.

Тогда из временной диаграммы работы прототипа видно, что длительность импульсов его синхронизации г, должна быть больше, чем ТЗУ, а частота f,синхронизации должна быть:

1

.

2т

Иными словами, для разделения во времени одновременно поступивших запросов на запись и чтение, прототипу необходимо время не менее 2 т, где т . ТЗУ. Минимальный же период поступления в прототип запросов на запись или чтение должен быть больше, чем это время 2 г на величину ожидания фронта импульса синхронизации, т.к. только по фронту (переднему или заднему) этого импульса начнется выполнение первого запроса. Очевидно, что максимально возможное время ожидания переднего или заднего фронта импульса синхронизации равно г. Из всего этого следует, что устройство-прототип может работать только при удовлетворении выражениям:

(1)

(2)

т ГЗУ(3)

где Тзап - минимально возможный период поступления запросов на запись данных в буфере ЗУ;Тут,- минимально возможный период поступления запросов на чтение данных из буферного ЗУ.

Таким образом, быстродействие сопрягаемых при помощи прототипа источников и приемников информации должно быть более, чем в 3 раза меньше быстродействия используемого буферного ЗУ.

Указанное обстоятельство существенно сужает область эффективного применений устройства-прототипа.

В связи с этим целью изобретения является расширение области применения устройства, для разделения во времени запросов на запись и чтение данных, за счет снижения критичности требований к быстродействию источников и приемников данных.

Поставленная цель достигается тем, что в устройство для разделения во времени запросов на запись и чтение данных, содержащее RS-триггеры чтения и записи, JK- триггеры чтения и записи, Т-триггер. причем

вход разделительной частоты устройства соединен с Т-входом Т-триггера, выход которого соединен с синхровходами J«-триггеров записи и чтения, входы запросов на чтение и запись устройства являются соответственно S-входами RS-триггеров чтения и записи, прямые выходы JK-триггеров чтения и записи соединены с R-входами соответствующих RS-триггеров чтения и записи,

0

а также соответственно с выходами управления чтением и записью устройства, К-вхо- ды JK-триггеров чтения и записи соединены с нулевым потенциалом устройства, дополнительно введены счетчик, элемент ИЛИ,

5 первый, второй и третий элементы И, причем прямые выходы JK-триггеров чтения и записи соединены соответственное первым 1л вторым входами элемента ИЛИ, выход s которого и вход разделительной частб0 ты устройства соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен со счетным входом счетчика, выход счетчика соединен с асинхронными R-входами JK-триггеров чте5 ния и записи, выходы RS-триггеров чтения и записи соединены соответственно с первыми входами первого и второго элементов И, выходы которых соединены соответственно с J-входами JK-триггеров чтения и записи,

0 инверсные выходы JK-триггеров записи и чтения соединены соответственна со вторыми входами первого и второго элементов И. Сущность изобретения состоит в расширении области применения устройства

5 для разделения во времени запросов на запись и чтение данных путем снижения критичности требований к максимальному быстродействию сопрягаемых источников и приемников информации, посылающих за0 просы соответственно на запись и чтение данных в буферное ЗУ.

Снижение критичности требований к максимальному быстродействию источников и приемников данных заключается в

5 уменьшении минимально возможного периода поступления в устройство запросов на запись (Тзап) и чтение (ТЧт) данных в буферное ЗУ. Это достигается благодаря значительному сокращению времени ожидания в

0 предлагаемом устройстве фронта импульса синхронизации, по которому собственно начнет формироваться сигнал управления режимом работы буферного ЗУ.

С этой целью частота fn синхронизации

5 по сравнению с устройством-прототипом

повышается в k раз: fw kf; ги Ј.

Соответственно в k раз уменьшается максимальное время ожидания начала обслуживания первого из одновременно поступивших п устройство запросов на запись и чтение. Это время становится равным -г.

Для того, чтобы сигнал управления режимом работы ЗУ формировался на время t ГЭУ, вводится специальный счетчик импульсов синхронизации. Этот счетчик через k импульсов синхронизации после начала формирования устройством сигнала управления режимом работы буферного ЗУ, пере- полняется и инициирует окончание формирования устройством этого сигнала. После этого устройства переходит и обслуживание следующего запроса на использование буферным ЗУ и формирует очередной сигнал управления режимом его работы.

Описанная организация работы устройства позволяет на 30% по отношению к прототипу уменьшить минимальный период поступления в устройство запросов на запись (Тзап) и чтение (ТЧт) данных в буферное ЗУ. Этим и обусловливается существенное снижение критичности требований к максимальному быстродействию работающих с предлагаемым устройством сопрягаемых источников и приемников данных.

Введение счетчика и его связей позволило определять момент времени выполнения запроса на обращение к буферному ЗУ.

Введение первого и второго элементов И, их связей позволило блокировать выполнение очередных запросов на пользование буферным ЗУ до завершения обслуживания выполняемого запроса.

Введение элемента ИЛИ и его связей позволило определить момент начала выполнения очередного запроса на обращение к буферному ЗУ и сформировать соответствующий сигнал.

Введение третьего элемента И и его связей позволило выделить те импульсы синхронизации устройства, которые поступи ли в него во время формирования им нулевого сигнала управления режимом работы буферной памяти.

На фиг,1 показана функциональная схема устройства для разделения во времени запросов на запись и чтение данных; на фиг.2 показана временная.диаграммэ работы устройства.

Устройство (фиг.1) содержит: RS-триг- гер 1 чтения, RS-триггер 2 записи, JK-триг- гер 3 чтения, JK-триггер 4 записи, Т-триггер 5, счетчик 6, элемент ИЛИ 7, первый 8. второй 9, третий 10 элементы И, входы 11 запросов «а чтение, 12 запросов на запись, 13 разделительной частоты, выходы 14 управления чтением, 15 управления записью,

Вход 13 разделительной частоты соединен с Т-входом Т-триггера 5, выход которого

соединен с синхроеходами К-триггеров 3 и 4, входы 11,12 устройств являются соответственно S-входами RS-триггеров 1.2; прямые выходы JК-триггеров 3.4 соединены с 5 R-входэми соответствующих RS-триггеров 1,2, а также соответственно с выходами управления чтением 14 и записью 15 устройства, К-входы JК-триггеров 3,4 соединены с нулевым потенциалом устройства, прямые

0 выходы J К-триггеров 3 чтения и 4 записи соединены соответственно с первым и вторым входами элемента ИЛИ 7, выход которого vt вход разделительной частоты 13 устройства соединены соответственно с

5 первым и вторым входами третьего злемен- та И 10, выход которого соединен со счетным входом счетчика б, выход счетчика 6 соединен с асинхронными R-входами JK- триггеров чтения и 4 записи, выходы RS0 триггеров 1 чтения и 2 записи соединены соответственно с первыми входами первого 8 и второго 9 элементов И, выходы которых соединены соответственно с J-входами JK- триггеров чтения и 4 записи, инверсные вы5 ходы J К-триггеров 3 записи и 4 чтения соединены соответстаенно со вторыми входами элементов И 8,9.

Нумерация, принятая на фиг.1 соответствует нумерации, принятой на фиг.2,

0 Рассмотрим функциональное назначение элементов и и их связей в предлагаемом устройстве (фиг.1).

Асинхронные RS-триггеры 1 чтения и 2 записи предназначенные для хранения еди5 ничных сигналов запросов соответственно на чтение и запись данных из буферного запоминающего устройства. Эти сигналы хранятся в соответствующих триггерах 1 и 2 до конца выполнения соответствующих за0 просов.

Синхронные JK-триггеры З чтения и 4 записи предназначены для хранения и выдачи в оперативную память буферного устройства сопряжения источника и

5 приемника данных соответственных сигналов управления режимом работы (чтение/запись) этого буферного ОЗУ. Нулевые К-входы этих триггеров соединены с массой устройства, т.е. на них постоянно при0 сутствует уровень нулевого сигнала. JK-триггеры 3,4 имеют асинхронные R-BXO- ды установки в нулевое состояние. При поступлении на эти входы единичного импульса переполнения счетчика 6 JK-триг5 геры 3,4 обнуляются. JK-триггер З записи переходит а единичное состояние при единичном сигнале на своем J-входе по переднему фронту сигнала на своем синхровходе. JK-триггер4чтения переходит единичное состояние при единичном сигнале на своем J-входе по заднему фронту сигнала на своем синхровходе.

Т-триггер 5 предназначен для преобразования разделительной частоты со входа 13 устройства в последовательность тактовых импульсов, передние фронты которых синхронизируют JK-триггер З чтения, а задние -JK-триггер 4 записи. Т-триггер 5 меняет свое состояние на противоположное всякий раз по заднему фронту импульсов разделительной частоты f со входа 13 устройства (см. фиг.2).

Элемент ИЛИ 7, третий И 10, счетчик 6 предназначены для определения конца времени выполнения устройством очередного запроса на использование буферной памяти. Счетчик б работает постоянно в счетном режиме и увеличивает свое содержимое н-а единицу всякий раз по заднему фронту импульса с выхода элемента И 10. Выход счетчика 6 является выходом его переполнения. Единичный импульс малой длительности на выходе счетчика 6 устанавливает в исходное (нулевое) состояние J К-триггеры

3и 4. Коэффициент пересчета счетчика 6 k выбирается минимальным, исходя из удовлетворения выражению:

k то ГЗУ(4)

Т.о. каждый k-й импульс с выхода элемента И 10 обнуляет счетчик 6 (приводит в исходное состояние) и по его заднему фронту на выходе счетчика 6 формируется короткий импульс, приводящий в исходное (нулевое) состояние J К-триггеры 3 записи и

4чтения. На фиг.2 приведена временная диаграмма работы счетчика 6 с коэффициентом пересчета k 4.

Первый элемент И 8 предназначен для блокирования поступления сигнала запроса на чтение с выхода RS-триггера 1 на J-вход JK-триггера З при обслуживании устройством запроса на запись. В этом случае JK- триггер 4 записи находится в единичном состоянии, а на его инверсном выходе формируется нулевой сигнал, запрещающий прохождение единичного сигнала запроса на чтение на J-вход триггера 3.

Второй элемент И 9 предназначен для блокирования поступления сигнала запроса на запись с выхода RS-Tpnrrepa 2 на J-вход JK-триггёра 4 при обслуживании устройством запроса на чтение. Второй элемент И 9 работает аналогично первому элементу И 8,

Разделительная частота f на входе 13 устройства представляет собой последовательность тактовых импульсов малой длительности с периодом следования равным то.

-iТяу

Чем больше соотношение . тем меньио

ше может быть интервал времени Тзап (Тчт) между соседними сигналами запросов на

запись (чтение). (См. фиг.2 и раздел оценки технико-экономической эффективности).

Рассмотрим работу предлагаемого устройства при сопряжении источника и приемника данных,

0 В исходном состоянии осе элементы находятся о нулевом состоянии. На вход 13 устройства поступают импульсы разделительной частоты синхронизации (см. фиг.2). Элемент И 10 блокирует их прохождение на

5 счетный вход счетчика 6. Т-триггер 5 по за: днему фронту каждого импульса синхронизации переключается последовательно из нулевого в единичное состояние. Сигналы с его выхода поступают на синхровходы JK0 триггеров 3 и 4 на J и К входах которых присутствуют нулевые сигналы. В таком состоянии устройство находится до поступления на его вход 11 или 12 запросов на чтение или запись.

5 Пусть первым поступит на вход 12 от источника информации единичный импульс сигнала запроса на запись слова данных в буферное ЗУ для последующей передачи в приемник информации. При этом RS-триг0 гер 2 переходит в единичное состояние. Элемент И 9 открыт, т.к. на его первом входе присутствует единичный сигнал с инверсного выхода JK-триггера З. С выхода элемент . И 9 единичный сигнал поступает на J-вход

5 триггера 4. По заднему фронту очередного тактового импульса с выхода Т-триггера 5 JK-триггер 4 переводит в единичное состояние. На выходе 15 устройства появляется единичный сигнал управления записью в бу0 фёрную память слова данных от источника информации.

Сигнал с выхода JK-триггера 4 обнуляет RS-триггер 2 и через элемент ИЛИ 7 открывает элемент И 10 для импульсов синхрони5 зации. Счетчик 6 начинает отсчет времени формирования JK-триггером 4 сигнала управления записью в буферную память. (Заметим, что, после записи в JK-триггер 4 единицы, поступление на вход 11 уетрой0 ствэ запроса на чтение данных приводит лишь к его запоминанию в RS-триггере 1. JK-триггер 3 остается в нулевом состоянии, т.к. его J-вход блокирован элементом И 8 на втором входе которого присутствует нуле5 вой сигнал с инверсного выхода JK-триггера 4). По заднему фронту k-ro импульса с выхода элемента И 10 c4ef4HK 6 обнуляется и формирует единичный импульс переполнения на своем выходе, поступающий на R- вход JK-триггеров З и 4.

JK-триггер 4 обнуляется, элемент И 8 открывается для прохождения сигнала запроса на чтение из триггера 1 на J-вход триггера 3. Если запроса на чтение еще не было и RS-триггер 1 находится в нулевом состоянии, то по переднему фронту очередного тактового сигнала с выхода Т-триггера 5 JK-триггер З останется в нулевом состоянии. После этого момента возможно поступление в устройство следующего запроса на запись. Если такой запрос поступил, то RS- триггер 2 снова переходит единичное состояние и далее цикл формирования устройством сигнала управления записью в буферную память повторяется. В противном случае устройство ожидает очередного запроса, находясь в исходном состоянии,

Обслуживание устройство запроса на чтение данных, поступающего на вход 11 устройства, аналогично описанному обслуживанию устройством запроса на запись.

Замети, что для того, чтобы, к моменту поступления на S-входы RS-триггеров 1 и 2 соответствующих запросов, на R-входах единичных сигналов гарантировано не было, выбор Тзап и Тчт должен удовлетворять выражениям:

Тзап 2k ro;.(5)

Тчт 2k TO.(6)

При удовлетворении этим неравенствам, устройство позволяет разносить на необходимое для обслуживания время одновременно поступающие запросы на пользование общей памятью.

Рассмотрим детально работу устройства в этой ситуации. В этом случае оба RS- триггера переводятся в единичное состояние. На выходах элементов И 8,9 формируются единичные сигналы, поступающие на J-входы соответственно JK-триггеров З и 4. По заднему фронту очередного импульса со входа 13 устройства Т-триггер 5 поменяет свое состояние и на его выходе появляется передний или задний Фронт единичного тактового сигнала, Если это передний фронт, то первым из поступивших запросов, будет выполнен запрос на чтение. По переднему фронту тактового сигнала с выхода Т-триггера 5 JK-триггер З переходит в единичное состояние. Соответственно формируется сигнал на выходе 14 устройства, управляющий чтением из буферной памяти. Перевод JK-триггера 4 в единичное состояние блокируется, т.к. нулевой сигнал с инверсного выхода JK-триггера 3 закрывает элемент И 9 и единичный сигнал запроса на запись на J-еыходе JKтриггера 4 исчезает. Запрос из запись ожидает выполнения в -триггере 2 до окончания чтения из буферной памяти. В случае, если после поступления на J-входы григге5 ров 3 и 4 первым будет задний фронт сигнала с выхода Т-триггера 5, то аналогично описанному, первым устройство формирует сигнал управления записью в буферную память, а запрос на чтение ожидает окончания

0 записи в RS-триггере 1.

Таким образом, при удовлетворении выражениям (5) и (6), устройство аппаратно разделяет во времени выполнения, без отказов, все поступающие а него запросы на

5 запись и чтение данных из буферной памяти от работающих асинхронно и независимо друг от друга источника и приемника информации.

0 Формула изобретения

Устройство для разделения во времени запросов на запись и чтение данных, содержащее RS-триггеры чтения и записи. JK- триггеры чтения и записи, Т-триггер. причем

5 вход разделительной частоты устройства соединен с Т-входом Т-триггера, выход которого соединен с синхровходами JK-триггеров записи и чтения, входы запросов на чтение и запись устройства соединены соот0 ветственно с S-входами RS-триггеров чтения и записи, прямые выходы JK-триггеров чтения и записи соединены с R-входами соответствующих RS-триггеров чтения и записи, а также соответственно с выходами

5 управления чтением и записью устройства, К-входы JK-триггеров чтения и записи соединены с шиной нулевого потенциала устройства, отличающееся тем, что оно содержит счетчик, элемент ИЛИ, первый0 третий элементы И, причем прямые выходы J К-триггеров чтения и записи соединены ср- ответственно с первым и вторым входами элемента ИЛИ, выход которого и вход разделительной частоты устройства соединены

5 соответственно с первым и вторым входами третьего элемента И, выход которого соединен со счетным входом счетчика, выход счетчика соединен с асинхронными R-входами JK-триггеров чтения и записи, выходы

0 J К-триггеров чтения и записи соединены соответственно с первыми входами первого и второго элементов И, выходы которых соединены соответственно с J-exoflSMH, JK- триггеров чтения и записи, инверсные

5 выходы JK-триггеров записи и чтения соединены соответственно с вторыми входами первого и второго элементов И.

Шв1.

.3 -fV

.щи. :.ш.ш.

i «ч;-. «